[发明专利]微处理器及其除错方法

权利要求书

1.一种微处理器的除错方法，该微处理器具有多个核心，包含：

使微处理器去执行指令的一实际执行；

从该微处理器获得一心跳信息，其指出这些核心彼此间执行指令的一实际执行顺序；

命令一软件功能模块的多个相关范例根据该实际执行顺序来执行指令，以产生执行该指令的一模拟结果；及

比较该模拟结果与执行该指令的一实际结果，以判断两者是否符合。

2.如权利要求1所述的方法，其中该实际结果以及该模拟结果包含这些核心在执行完后的一状态。

3.如权利要求2所述的方法，其中该实际结果以及该模拟结果还包含执行完后的一存储器状态。

4.如权利要求1所述的方法，还包含：

若该模拟结果与该实际结果不符合，则标示一错误。

5.如权利要求1所述的方法，其中在对同一个存储器地址进行一存储器写入指令以及一存储器读取指令之间执行的指令数量，小于该心跳信息的间隔，则存在多个可能影响存储器存取的可能执行顺序，其中命令该软件功能模块的多个相关范例执行指令的步骤中，是根据这些可能执行顺序来命令该软件功能模块的这些相关范例执行指令，直到该模拟结果与该实际结果符合为止。

6.如权利要求5所述的方法，还包含：

若所有这些执行顺序的该模拟结果都与该实际结果不符合，则标示一错误。

7.如权利要求1所述的方法，其中该心跳信息包含多个记录，其为在指令的该实际执行期间的多个心跳，其中每一该记录指出这些核心实际执行的指令数量，而命令该软件功能模块的多个相关范例执行指令的步骤中，包含：

对每笔的这些记录，命令该软件功能模块的每一该相关范例去实际执行这些记录中记录的指令数量。

8.如权利要求1所述的方法，其中从该微处理器获得该心跳信息的步骤中，包含撷取在一外部总线上实际执行指令期间，该微处理器产生的心跳讯号。

9.一种微处理器，包含：

多个核心，每一这些核心输出一指令执行指示，用来指出这些核心在每一时钟周期中所执行的指令数目；及

一心跳产生器，其从每一这些核心接收该指令执行指示，并对每一个在一外部总线上的这些核心产生一心跳指示，其中该心跳指示指出了每一这些核心在该外部总线的每个时钟中，所执行的指令数量。

10.如权利要求9所述的微处理器，其中这些核心的时钟周期速率与该外部总线的时钟周期速率相同。

11.如权利要求9所述的微处理器，其中这些核心的时钟周期速率大于该外部总线的时钟周期速率，其中每一该心跳指示指出的指令执行数量比在每一该指令执行指示指出的可完成指令的最大数量还大。

12.如权利要求11所述的微处理器，其中这些核心的时钟周期速率与该外部总线的时钟周期速率的比率为J，每一该指令执行指示指出的可完成指令的最大数量为K，每一该心跳指示指出的指令执行数量为L，其中L大于或等于J和K的积。

13.如权利要求11所述的微处理器，其中每一该心跳指示包含一单一比特。

14.如权利要求9所述的微处理器，其中每一这些核心包含一计数器，用来计数每时钟周期中已执行的指令数量，其中该指令执行指示为该计数器的计数值的一输出比特。

15.如权利要求14所述的微处理器，其中该计数器的计数值的该输出比特是比特M，且M＝log2N，其中N是该核心的时钟与该外部总线的时钟的比率以及该核心于每时钟周期中可完成的最大数量指令的积。

16.如权利要求9所述的微处理器，其中该心跳产生器包含一与每一这些核心相关的计数器，用来计数每时钟周期中已执行的指令数量，其中该指令执行指示为该计数器的计数值的一输出比特。

17.如权利要求16所述的微处理器，其中该计数器的计数值的该输出比特是比特M，且M＝log2N，其中N是该核心的时钟与该外部总线的时钟的比率以及该核心于每时钟周期中可完成的最大数量指令的积。

18.如权利要求17所述的微处理器，其中每一该指令执行指示为一比特，且每一该心跳指示包含一单一比特。