[发明专利]电子器件和电子器件的制造方法

说明书

技术领域

本发明涉及一种具有多层互连衬底的电子器件和电子器件的制造方法。

背景技术

存在所谓多层互连衬底的互连衬底，在该衬底中，互连被层压以增大封装密度。近年来，对多层互连衬底进行各种研究。例如，日本专利申请公布JP-A-Heisei 6-244552公开了一种薄膜多层互连衬底，在该衬底中，绝缘薄膜材料被固定地层压到绝缘衬底上。薄膜多层互连衬底的特征在于，绝缘薄膜层被层压和附着，使得绝缘衬底上的第一绝缘薄膜层上层压的第二绝缘薄膜层的面积小于第一绝缘薄膜层的面积，第二绝缘薄膜层上层压的第三绝缘薄膜层的面积小于第二绝缘薄膜层的面积，并且第三绝缘薄膜层之后的随后层的面积依次更小。通过在层压的绝缘薄膜层远离绝缘衬底时其尺寸减小，这种薄膜多层互连衬底可以抑制薄膜多层互连衬底的翘曲和分层。

日本专利No.4206885涉及系统级封装半导体器件的制造方法，其中，公开了用于在半导体芯片上形成多层互连的方法。根据半导体器件的制造方法，在半导体晶片上形成与多个半导体芯片相对应的电子电路，并且在半导体晶片的表面上形成源自于电子电路的电极。在形成电极之后，在半导体晶片的表面上对第一树脂层构图，并且留下划线。然后，在第一树脂层上将第一互连层构图，涂布第一树脂层和第一互连层，以及将第二树脂层构图，并且留下划线。在将第二树脂层构图之后，沿着划线切割半导体晶片。在形成第二树脂层的步骤中，形成第二树脂层，以使第二树脂层的面积小于第一树脂层的面积，使得第一树脂层和第二树脂层的侧表面和上表面形成阶梯状。根据半导体器件的这种制造方法，由于在进行切片之前的阶段中施加到半导体晶片的应力小，因此可以抑制翘曲。

关于这种多层互连构造，日本专利申请公布JP-A-Heisei 6-209165公开了一种使用聚酰亚胺树脂作为层间绝缘膜的高密度安装多层互连结构的技术。在多层互连结构中，形成第2n个聚酰亚胺绝缘膜，以便使其覆盖第(2n-1)个聚酰亚胺绝缘膜的端表面，并且第2n个聚酰亚胺绝缘膜的端表面和第(2n+2)个聚酰亚胺绝缘膜的端表面向下并向外地延伸形成如同阶梯。

发明内容

通过以下步骤制造具有多层互连衬底的一些电子器件：在支撑衬底上构建包括互连和绝缘树脂的树脂互连层的步骤以及在树脂互连层上安装半导体芯片的步骤。然而，在这类电子器件中，在加热步骤期间，由于在树脂互连层中绝缘树脂的固化收缩、支撑衬底和树脂互连层之间存在热膨胀系数差，而导致在支撑衬底中会出现翘曲。支撑衬底的翘曲不利地造成在安装半导体芯片的阶段中引起吸收错误和传送错误并且使互连的可靠性降低。

根据本发明的一个方面，一种电子器件的制造方法包括：在支撑衬底上形成下层部分，所述下层部分包括导电通孔和覆盖导电通孔的第一绝缘部分；以及在下层部分上形成中间层部分，中间层部分包括电连接到通孔的第一互连以及覆盖第一互连的第二绝缘部分。形成下层部分的步骤包括：在用于形成电路的第一电路形成区域和围绕第一电路形成区域的第一区域上，形成第一绝缘部分；以及在第一电路形成区域上形成通孔。形成中间层部分的步骤包括：在第一电路形成区域上形成第一互连；形成第二绝缘部分的膜，以覆盖下层部分；以及去除第一区域上的第二绝缘部分，使得露出下层部分的上表面的外围部分。

根据本发明的另一方面，一种电子器件包括：下层部分，所述下层部分包括导电通孔和第一绝缘部分，所述第一绝缘部分覆盖通孔，使得通孔在上表面和下表面处被露出；电路层部分，所述电路层部分包括：层压的互连层，所述层压的互连层被形成在下层部分上并且电连接到通孔的露出的上表面；以及层压的绝缘层，所述层压的绝缘层覆盖互连层；半导体芯片，所述半导体芯片安装在电路层部分上并且电连接到互连层；制模树脂部分，所述制模树脂部分覆盖：位于下层部分的上表面的外围边缘的第一外围部分、电路层部分和半导体芯片。从平面图来看，电路层部分被形成在下层部分的内侧。下层部分比电路层部分薄。

根据本发明的电子器件的制造方法，即使在支撑衬底上构建树脂互连层以形成多层互连衬底时，支撑衬底的翘曲也能够减小。

附图说明

根据以下结合附图对某些优选实施例的描述，本发明的以上和其他目的、优点和特征将更清楚，在附图中：

图1是根据本发明的第一实施例的电子器件1的截面图；

图2是用于制造互连衬底2的晶片形状的支撑衬底100的局部平面图；

图3是示出下层部分10形成在支撑衬底100上的截面图；

图4是示出多个互连31形成在图3中的下层部分10上的截面图；