[发明专利]金属半导体化合物薄膜和DRAM存储单元及其制备方法有效
申请号: | 201110063882.2 | 申请日: | 2011-03-17 |
公开(公告)号: | CN102184946B | 公开(公告)日: | 2017-04-12 |
发明(设计)人: | 吴东平;张世理;朱志炜;张卫 | 申请(专利权)人: | 复旦大学 |
主分类号: | H01L29/43 | 分类号: | H01L29/43;H01L27/108;H01L21/283;H01L21/02;H01L21/8242 |
代理公司: | 上海晨皓知识产权代理事务所(普通合伙)31260 | 代理人: | 卢刚 |
地址: | 200433 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 金属 半导体 化合物 薄膜 dram 存储 单元 及其 制备 方法 | ||
1.一种金属半导体化合物薄膜,形成于半导体层与多晶半导体层之间,用于改善所述半导体层与所述多晶半导体层之间的接触,其特征在于,所述金属半导体化合物薄膜的厚度为2~5nm。
2.如权利要求1所述的金属半导体化合物薄膜,其特征在于,所述半导体层为硅或绝缘层上硅,所述多晶半导体层为掺杂多晶硅,所述金属半导体化合物薄膜为金属硅化物。
3.如权利要求1所述的金属半导体化合物薄膜,其特征在于,所述半导体层为锗或绝缘层上锗,所述多晶半导体层为掺杂多晶锗,所述金属半导体化合物薄膜为金属锗化物。
4.如权利要求2或3所述的金属半导体化合物薄膜,其特征在于,所述金属半导体化合物薄膜由金属与所述半导体层反应生成,其中,所述金属为镍、钴、钛中的任一种,或镍、钴、钛中的任一种并掺入铂。
5.如权利要求4所述的金属半导体化合物薄膜,其特征在于,所述金属中还掺入了钨和/或钼。
6.一种DRAM存储单元,包括半导体衬底、形成于所述半导体衬底上的MOS晶体管及电容,所述MOS晶体管的源区与一位线相连,其栅区与一字线相连,其漏区通过一缓冲层与所述电容相连,所述缓冲层的材料为多晶半导体,其特征在于,在所述漏区与所述缓冲层之间还包括金属半导体化合物薄膜,所述金属半导体化合物薄膜的厚度为2~5nm。
7.如权利要求6所述的DRAM存储单元,其特征在于,所述半导体衬底为硅或绝缘层上硅,所述多晶半导体为掺杂多晶硅,所述金属半导体化合物薄膜为金属硅化物。
8.如权利要求6所述的DRAM存储单元,其特征在于,所述半导体衬底为锗或绝缘层上锗,所述多晶半导体为掺杂多晶锗,所述金属半导体化合物薄膜为金属锗化物。
9.如权利要求7或8所述的DRAM存储单元,其特征在于,所述金属半导体化合物薄膜由金属与所述漏区的半导体层反应生成,其中,所述金属为镍、钴、钛中的任一种,或镍、钴、钛中的任一种并掺入铂。
10.如权利要求9所述的DRAM存储单元,其特征在于,所述金属中还掺入了钨和/或钼。
11.一种如权利要求6所述的DRAM存储单元的制备方法,其特征在于,包括如下步骤:
提供一半导体衬底,并在所述半导体衬底上形成MOS晶体管器件;
在所述MOS晶体管器件的漏区形成金属半导体化合物薄膜,所述金属半导体化合物薄膜的厚度为2~5nm;
在所述金属半导体化合物薄膜上形成缓冲层;
在所述半导体衬底上形成电容,所述电容与所述缓冲层相连。
12.如权利要求11所述的DRAM存储单元的制备方法,其特征在于,在所述MOS晶体管器件的漏区形成金属半导体化合物薄膜进一步包括如下步骤:
在所述MOS晶体管器件的漏区上沉积金属层,所述金属向所述漏区扩散;
去除所述漏区表面剩余的金属层;
进行退火,在所述MOS晶体管器件的漏区形成金属半导体化合物薄膜。
13.如权利要求12所述的DRAM存储单元的制备方法,其特征在于,在所述漏区上沉积金属层时的衬底温度为0~300℃。
14.如权利要求13所述的DRAM存储单元的制备方法,其特征在于,所述退火的温度为200~900℃。
15.如权利要求12所述的DRAM存储单元的制备方法,其特征在于,所述半导体衬底为硅或绝缘层上硅,所述多晶半导体为掺杂多晶硅,所述金属半导体化合物薄膜为金属硅化物。
16.如权利要求12所述的DRAM存储单元的制备方法,其特征在于,所述半导体衬底为锗或绝缘层上锗,所述多晶半导体为掺杂多晶锗,所述金属半导体化合物薄膜为金属锗化物。
17.如权利要求15或16所述的DRAM存储单元的制备方法,其特征在于,所述金属半导体化合物薄膜由金属与所述漏区的半导体层反应生成,其中,所述金属为镍、钴、钛中的任一种,或镍、钴、钛中的任一种并掺入铂。
18.如权利要求17所述的DRAM存储单元的制备方法,其特征在于,所述金属中还掺入了钨和/或钼。
19.如权利要求11所述的DRAM存储单元的制备方法,其特征在于,该方法还包括将所述MOS晶体管的源区与一位线相连的步骤,以及将所述MOS晶体管的栅区与一字线相连的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于复旦大学,未经复旦大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110063882.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类