[发明专利]金属半导体化合物薄膜和DRAM存储单元及其制备方法

说明书

技术领域

本发明涉及微电子器件技术领域，尤其涉及一种金属半导体化合物薄膜和DRAM存储单元及其制备方法。

背景技术

作为金属电极的金属半导体化合物薄膜被广泛用于金属氧化物半导体场效应晶体管(MOSFET)的源漏极和栅极，形成和硅、锗或硅-锗半导体的金-半接触。

金属半导体化合物薄膜的主要作用从一开始的为简单的二极管提供可靠的接触，到近来利用自对准金属半导体化合物薄膜形成工艺(salicide)为MOSFET形成低阻源漏接触和低方块电阻栅电极，在CMOS器件尺寸的微缩化及提高器件性能上起着非常重要的作用。随着半导体制备工艺技术的进步，金属半导体化合物薄膜从早期的硅化钛(TiSi₂)、硅化钴(CoSi₂)发展到现在主流的的硅化镍(NiSi)或掺铂硅化镍(Ni(Pt)Si)。

并且随着器件尺寸的缩小，金属半导体化合物薄膜的厚度也要求越来越薄；这一点在动态随机存储器(DRAM，Dynamic Random Access Memory)中表现尤为明显。

DRAM通常由多个基本存储单元按照行和列组成，每个存储单元包括一个MOS晶体管及一个电容，所述MOS晶体管的源区与位线(bit line)相连，其栅区与字线(word line)相连，其漏区通过一缓冲层与所述电容相连，其中，所述缓冲层为高掺杂多晶硅层，所述电容为金属-绝缘层-金属(MIM，Metal-Insulator-Metal)电容。之所以在漏区与所述电容之间加入高掺杂多晶硅层，是因为如果MIM电容的金属电极和硅衬底直接接触，将会使得漏区与硅衬底之间形成的PN结(简称漏极PN结)的漏电流增大，从而导致DRAM存储单元的电荷保持能力下降；加入高掺杂多晶硅层可避免漏极PN结的漏电流过度增大。

然而，由于所述漏区的组成材料为Si，而Si与多晶硅之间的接触电阻很大，并且由于Si的表面通常会形成一层天然的氧化层，因而进一步增大了Si与多晶硅之间的接触电阻，从而使得晶体管的读写速度降低。

为了提高晶体管的读写速度，目前采取的办法是在所述漏区形成一层金属半导体化合物薄膜，所述漏区通过所述金属半导体化合物薄膜与所述多晶硅相连，从而可大大降低所述漏区与所述多晶硅之间的接触电阻，提高所述晶体管的读写速度。

然而，在所述漏区形成一层金属半导体化合物薄膜后，所述漏区与半导体衬底之间形成的PN结的电阻也随之降低，使得所述PN结的漏电流增大，从而导致所述电容中存储的电荷容易流失，使得所述电容的存储能力下降，因而需对DRAM不断进行刷新；并且金属半导体化合物薄膜层的厚度越厚，所述电容的存储能力越差。

因此，为了在提高所述晶体管的读写能力的同时，保证所述电容的存储能力，希望所述金属半导体化合物薄膜的厚度越薄越好。

目前，形成金属半导体化合物薄膜的方法主要有以下几种：

1)硅化钛工艺

硅化钛工艺是先将钛金属沉积在晶片上，然后经过稍低温度的第一次退火，得到高阻的中间亚稳相C49，然后再经过温度稍高的第二次退火，使C49相转变成最终需要的低阻C54相(稳定)。硅化钛具有形成工艺简单、高温稳定性好等优点。然而，随着MOSFET尺寸的不断变小，会出现硅化钛的形成和相变不彻底的现象，尤其是其窄线条效应，即硅化钛的形成和相变随着线宽或接触面积的减小而变得更加困难，这不仅大大增加了接触电阻和寄生串联电阻，而且导致了器件和器件、电路和电路及芯片和芯片之间特性的不稳定和不重复；

2)硅化钴工艺

为了解决较小尺寸下出现的线宽效应，硅化钴作为硅化钛的替代品应运而生，但当器件尺寸更小时，窄线条效应在硅化钴的形成中仍然会出现；随着有源区掺杂深度不断变浅，硅化钴形成过程中也会过度消耗表面高掺杂硅；

3)硅化镍工艺

相对于之前的硅化钛和硅化钴而言，硅化镍具有一系列独特的优势。硅化镍仍然沿用之前硅化物类似的两步退火工艺，但是退火温度有了明显降低(＜600℃)，这样就大大减少对器件已形成的超浅结的破坏，较低的退火温度不会导致已掺杂离子在硅化物形成过程中的扩散。同时，较低的退火温度也有利于更加先进的材料和技术的集成，这里特别包括了高介电系数的介质栅(high-K dielectric)和金属栅极(metal gate)；镍的硅化物的形成即使在30纳米以下的线条中都没有发现窄线条效应；硅化镍的形成过程对源/漏区的硅的消耗较少，而靠近表面的硅刚好是掺杂浓度最大的区域，因而对于降低整体的接触电阻十分有利。