[发明专利]进行采样相位设定的主控制器、半导体装置以及方法

说明书

相关申请的交叉引用

本申请基于并要求2010年8月31日提出的在先日本专利申请No.2010-194681的优先权，并这里通过参考来合并其全部内容。

技术领域

以下将说明的实施方式涉及与存储器装置进行数据输入输出处理的主控制器、半导体装置以及方法。

背景技术

作为被用于数字照相机、便携式电话等便携式设备以及PC、电视等家电设备上、小型且可以携带的非易失性存储器，SD卡正在广泛地普及中。

SD卡基于从主控制器接收到的时钟信号进行工作，主控制器利用发送给SD卡的时钟对从SD卡所接收的数据进行采样。此时的接收数据依照从主控制器LSI到SD卡的布线长度以及SD卡的响应速度而发生延迟。若SD卡的工作时钟在数十MHz以上，这一延迟有时候就会在工作时钟周期的一半以上。从而，主控制器在对接收到的数据进行采样时，就无法原封不动地使用已发送的时钟。

在根据标准规定有SD卡上的延迟量的FDS(Fixed Data Sampling：固定数据采样)用的SD卡的情况下，发送时钟频率一般为数十MHz，数据接收用时钟则利用使发送时钟在插件板上的延迟用布线经过延迟的信号。亦即、利用在从主控制器经由插件板上的卡槽附近而返回到主控制器的延迟用布线上进行传输而经过延迟的发送时钟信号作为接收用时钟。这一方法具有可以不用考虑主控制器LSI内的I/O缓冲器以及插件板上的实际布线所造成的延迟这样的优点。

但是如上述那样的现有方法，因需要在主控制器LSI上设置发送时钟用的管脚，故带来管脚数的增加以及流经延迟用布线的电流所造成的功耗的增加。

另外，不使用延迟用布线对接收数据进行采样，就需要在主控制器内部对发送时钟施加适当的延迟而生成采样用时钟。为了决定此延迟值，就必须考虑设置于主控制器内部的I/O缓冲器的延迟、布线的延迟以及制造的差异来进行决定。从而在此情况下，就有延迟值的决定较为困难这样的问题。再者由于是在主控制器内部所设定的延迟，所以在例如周围温度变化使延迟量发生了变化的情况下，就有无法进行延迟量的变更这样的问题。

发明内容

本发明要解决的课题就在于提供一种可以降低功耗的主控制器、半导体装置以及方法。

实施方式是一种进行接收数据的采样的主控制器，包括：

保持可变数据采样(VDS)时的相位偏移量的VDS相位寄存器；

保持固定数据采样(FDS)时的相位偏移量的FDS相位寄存器；

表示以VDS和FDS哪个模式进行数据采样的模式设定部；

依照上述模式设定部的设定值，选择在上述VDS相位设定寄存器以及FDS相位设定寄存器中的一方所设定的相位偏移量，并作为采样位置进行提供的采样位置设定部；

依照从上述采样位置设定部所提供的偏移量，偏移输入时钟信号的相位并作为采样时钟进行提供的时钟相位偏移部。

其他实施方式是一种具备进行接收数据的采样的主控制器的半导体装置，包括：

保持可变数据采样(VDS)时的相位偏移量的VDS相位寄存器；

保持固定数据采样(FDS)时的相位偏移量的FDS相位寄存器；

表示以VDS和FDS哪个模式进行数据采样的模式设定部；

依照上述模式设定部的设定值，选择在上述VDS相位设定寄存器以及FDS相位设定寄存器中的一方所设定的相位偏移量，并作为采样位置进行提供的采样位置设定部；

依照从上述采样位置设定部所提供的偏移量，偏移输入时钟信号的相位并作为采样时钟进行提供的时钟相位偏移部。

另外其他实施方式是一种进行接收数据的采样的方法，其中：

在VDS相位寄存器中保持可变数据采样(VDS)时的相位偏移量，

在FDS相位寄存器中保持固定数据采样(FDS)时的相位偏移量，

用模式设定部表示以VDS和FDS哪个模式进行数据采样，

依照上述模式设定部的设定值，选择在上述VDS相位设定寄存器以及FDS相位设定寄存器中的一方所设定的相位偏移量，

依照上述所选择的相位偏移量，偏移输入时钟信号的相位并作为采样时钟进行提供。

根据上述结构的主控制器、半导体装置以及方法，就可以降低功耗。

附图说明

图1是表示应用第一实施方式的主控制器的整体结构的框图。

图2是表示采样位置设定部22以及DLL23周边的详细结构的图。

图3是表示VDS模式下的基准时钟和依照偏移量经过相位偏移的时钟的图。