[发明专利]一种三维高集成度系统级封装结构

说明书

技术领域

本发明涉及半导体技术，尤其涉及一种三维高集成度系统级封装结构。

背景技术

随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。

在公告号为CN1747156C的中国专利中就公开了一种封装线路整理晶圆。所述封装线路整理晶圆包括：线路整理晶圆，所述线路整理晶圆包括一表面；位于所述线路整理晶圆表面上的接球垫；形成于所述线路整理晶圆表面上的防焊层，所述防焊层包括至少一开口，所述开口露出所述接球垫；所述封装线路整理晶圆还包括一图案化金属补强层，所述图案化金属补强层沿着所述防焊层开口的侧壁形成于所述接球垫上。

按照上述方法所封装制造的最终产品仅具有单一的芯片功能，然而，随着半导体产品轻薄短小的趋势以及产品系统功能需求的不断提高，如何进一步提高系统级封装的集成性成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的技术问题是：如何实现具有多层结构的高密度系统级封装。

为解决上述技术问题，本发明提供一种三维高集成度系统级封装结构，包括：线路整理晶圆；位于线路整理晶圆上的至少一组倒装封装层，所述倒装封装层包括依次位于线路整理晶圆上的倒贴装层、底部填充、封料层、布线层；位于倒装封装层上的至少一组布线封装层，所述布线封装层包括依次位于倒装封装层上的正贴装层、封料层、布线层；位于末组布线封装层上的顶部倒装封装层，所述顶部倒装封装层包括依次位于末组布线封装层上的倒贴装层、底部填充、封料层；设置于线路整理晶圆下方的连接球；其中，线路整理晶圆、各封装层之间透过布线层实现相邻封装层或间隔封装层间的电互联。

可选地，所述一种三维高集成度系统级封装结构包括至少一组倒装封装层，所述倒装封装层包括：依次位于线路整理晶圆上的第一倒贴装层、第一底部填充、第一封装层、第一布线层。

可选地，所述第一布线层包括贯穿第一封料层的第一纵向布线、覆盖于第一封料层上且与所述第一纵向布线相连的第一横向布线。

可选地，倒装封装层上包括至少一组布线封装层，所述布线封装层包括：依次位于倒装封装层上的第一正贴装层、第二封料层、第二布线层。

可选地，所述第二布线层包括贯穿第二封料层的第二纵向布线、覆盖于第二封料层上且与所述第二纵向布线相连的第二横向布线。

可选地，所述顶部倒装封装层中的焊料凸点使顶部倒装封装层的贴装层与末组布线封装层中的布线层间形成电性互联。

可选地，所述线路整理晶圆设有上下表面，所述上下表面上设有焊盘。

可选地，所述线路整理晶圆上表面的焊盘间距小于下表面的焊盘间距。

可选地，所述贴装层中包括芯片，所述芯片为单颗或多颗。

可选地，所述贴装层还包括无源器件，所述无源器件为电容、电阻或电感中的一种或多种。

与现有技术相比，本发明请求保护的一种三维高集成度系统级封装结构，将芯片和无源器件进行整合后再一并封装，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品；同时，多层封装层间透过布线层更实现了三维立体角度的高密度系统互联，相比现有的系统级封装，多层布线结构充分利用了芯片本身的厚度，在满足半导体封装轻薄短小趋势要求以及更复杂的系统功能整合要求的同时，更好地降低了系统内电阻、电感以及芯片间的干扰因素，结构强度以及产品可靠性得到很好地加强。

附图说明

图1为本发明一种三维高集成度系统级封装结构一实施例的示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。