[发明专利]半导体装置封装体及其制造方法

权利要求书

1.一种半导体装置封装体，包括：

一基板，其具有从该基板的一第一表面延伸至与该第一表面相反的一第二表面的多个穿硅插塞，其中一隔离层及一第一铜阻挡层内衬于该一个或多个穿硅插塞的侧壁，且一第一铜层填入所述多个穿硅插塞，其中所述多个穿硅插塞具有第一端及第二端，且其中第二端具有该第一铜层延伸于该基板的第一表面之上，而第一端具有该第一铜层填充至该基板的第二表面；

一第二铜层，形成于所述多个穿硅插塞的第一端上，其中该第二铜层定义出一区域以接收一半导体芯片，其中具有一第二铜阻挡层分离所述多个穿硅插塞第一端上的该第一铜层与该第二铜层；及

该半导体芯片置于该第二铜层所定义出的区域之上。

2.如权利要求1所述的半导体装置封装体，其中具有一共晶接合层及一铜扩散阻挡层于该第二铜层及该半导体芯片之间，其中该铜扩散阻挡层与该第二铜层直接接触，且该共晶接合层与该半导体芯片直接接触。

3.如权利要求1所述的封装体，其中该半导体芯片为一发光装置。

4.如权利要求1所述的封装体，其中所述多个穿硅插塞的其中一为沟槽状，环绕该半导体芯片及放置于该半导体芯片之下的穿硅插塞，其中该沟槽中的该第一阻挡层避免来自被该沟槽环绕的所述多个穿硅插塞的铜扩散。

5.如权利要求1所述的封装体，其中所述多个穿硅插塞的其中一为一圆形沟槽或一具有多个圆边角的长方形沟槽。

6.如权利要求1所述的封装体，其中具有该一个或多个穿硅插塞于该半导体装置之下，其中该一个或多个穿硅插塞具有择自下列的剖面形状：单个圆、多个圆、单个长方形、多个长方形、具有至少四个边角的单个图案，及多个图案，其中一具有至少四个边角。

7.一种半导体装置封装体，包括：

至少三个发光装置，其中所述多个发光装置发射多于一种波长的光；

一基板，具有一个或多个穿硅插塞从该基板的一第一表面延伸至该第一表面对面的一第二表面，其中一隔离层及一第一铜阻挡层内衬于该一个或多个穿硅插塞的侧壁，一第一铜层填入该一个或多个穿硅插塞，其中该一个或多个穿硅插塞具有第一端及第二端，其中所述多个第二端具有该第一铜层延伸于该基板的第一表面之上，而所述多个第一端具有该第一铜层填充至该基板的第二表面；

一第二铜层，形成于所述多个穿硅插塞的所述多个第一端之上，其中一第二铜层定义出一区域以接收所述这些至少三个发光装置，其中具有一第二铜阻挡层，将该一个或多个穿硅插塞的第一端上的该第一铜层与该第二铜层分离，其中所述这些至少三个发光装置被放置于由该第二铜层所定义出的区域上；其中所述多个穿硅插塞的其中一为一沟槽状，环绕所述这些至少三个发光装置及所述多个置于所述这些至少三个发光装置之下的穿硅插塞，其中该沟槽中的该第一阻挡层避免来自被该沟槽环绕的所述多个穿硅插塞的铜扩散。

8.一种半导体装置封装体的制造方法，包括：

提供一第一基板；

形成多个穿硅插塞于该第一基板内，所述多个穿硅插塞从该第一基板的一第一表面延伸，其中一隔离层及一第一铜阻挡层内衬于所述多个穿硅插塞，其中一第一铜层填入所述多个穿硅插塞；

移除该第一基板上多余的硅，以暴露埋藏于该第一基板中的所述多个穿硅插塞的所述多个第一端；

形成一第二铜层于所述多个穿硅插塞的所述多个第一端上，其中在形成该第二铜层之前，沉积一第二铜阻挡层于所述多个穿硅插塞的所述多个第一端；及

放置该半导体芯片于所述多个第一端上的第二铜层的表面上。

9.如权利要求14所述的半导体装置封装体的制造方法，还包括：

沉积一扩散阻挡层于该第二铜层上，在该第二铜层形成之后；

沉积一共晶接合层于扩散阻挡层之上；及

直接放置该半导体芯片于该共晶接合层之上。

10.如权利要求14所述的半导体装置封装体的制造方法，其中利用干膜光致抗蚀剂图案化该第一基板，并实施该图案化工艺于打开所述多个穿硅插塞之后与填入所述多个穿硅插塞之前，以避免湿式光致抗蚀剂污染所述多个穿硅插塞的所述多个开口的表面。