[发明专利]半导体装置封装体及其制造方法

说明书

技术领域

本发明涉及一种半导体芯片的封装，特别是涉及一种利用硅穿孔的半导体芯片封装。

背景技术

先进半导体封装的趋势是在增进电性表现的同时降低尺寸因子。如此的趋势使得提供给工业及消费者的产品能更快速、更便宜及更小。硅穿孔(through silicon via，TSV)，或更精确地说，穿硅插塞(through silicon plug，TSP)，为先进半导体封装提供了一个能达到更高集成度及更大幅度尺寸因子降低的方式。由于一半导体装置前面与背面的电性连接，在一封装体中，可有多个芯片被垂直式地组装，不同于以往只能存在一个芯片的情形。因此，更多的半导体装置可被整合成一较小的尺寸因子。除此之外，不同的半导体芯片也可被整合在单个封装体里，成为一系统级封装(system in a package，SIP)。不论方法为何，多重封装体在印刷电路板中的所占体积减少了，因此也减少了最终产品成本。最后，利用硅穿孔内连接芯片可降低至基板所必需的电性连接的数目，因为一基板的连接可用于多个芯片。由此也可简化组装工艺及提高良率。

除此之外，硅穿孔提供了优越的散热机制。使用硅穿孔的封装为一新科技。各界仍在持续改进制造硅穿孔的结构及方法，这也是本公开起源的背景。

发明内容

本发明有关一种半导体装置封装体，包括：一基板，其具有从该基板的一第一表面延伸至与该第一表面相反的一第二表面的多个穿硅插塞，其中一隔离层及一第一铜阻挡层内衬于该一个或多个穿硅插塞的侧壁，且一第一铜层填入所述多个穿硅插塞，其中所述多个穿硅插塞具有第一端及第二端，且其中第二端具有该第一铜层延伸于该基板的第一表面之上，而第一端具有该第一铜层填充至该基板的第二表面；一第二铜层，形成于所述多个穿硅插塞的第一端上，其中该第二铜层定义出一区域以接收一半导体芯片，其中具有一第二铜阻挡层分离所述多个穿硅插塞第一端上的该第一铜层与该第二铜层；及该半导体芯片置于该第二铜层所定义出的区域之上。

本发明也有关一种半导体装置封装体，包括：至少三个发光装置，其中所述多个发光装置发射多于一种波长的光；一基板，具有一个或多个穿硅插塞从该基板的一第一表面延伸至该第一表面对面的一第二表面，其中一隔离层及一第一铜阻挡层内衬于该一个或多个穿硅插塞的侧壁，一第一铜层填入该一个或多个穿硅插塞，其中该一个或多个穿硅插塞具有第一端及第二端，其中所述多个第二端具有该第一铜层延伸于该基板的第一表面之上，而所述多个第一端具有该第一铜层填充至该基板的第二表面；一第二铜层，形成于所述多个穿硅插塞的所述多个第一端之上，其中一第二铜层定义出一区域以接收所述这些至少三个发光装置，其中具有一第二铜阻挡层，将该一个或多个穿硅插塞的第一端上的该第一铜层与该第二铜层分离，其中所述这些至少三个发光装置被放置于由该第二铜层所定义出的区域上；其中所述多个穿硅插塞的其中一者为一沟槽状，环绕所述这些至少三个发光装置及所述多个置于所述这些至少三个发光装置之下的穿硅插塞，其中该沟槽中的该第一阻挡层避免来自被该沟槽环绕的所述多个穿硅插塞的铜扩散。

本发明还有关一种半导体装置封装体的制造方法，包括：提供一第一基板；形成多个穿硅插塞于该第一基板内，所述多个穿硅插塞从该第一基板的一第一表面延伸，其中一隔离层及一第一铜阻挡层内衬于所述多个穿硅插塞，其中一第一铜层填入所述多个穿硅插塞；移除该第一基板上多余的硅，以暴露埋藏于该第一基板中的所述多个穿硅插塞的所述多个第一端；形成一第二铜层于所述多个穿硅插塞的所述多个第一端上，其中在形成该第二铜层之前，沉积一第二铜阻挡层于所述多个穿硅插塞的所述多个第一端；及放置该半导体芯片于所述多个第一端上的第二铜层的表面上。

本发明实施例提供的具有穿硅插塞(或导孔)的基板可不需使用导电凸块。工艺流程非常简单且有成本效益。本结构将个别的硅穿孔、重分布层及导电凸块结构结合至单一结构中。经由结合个别的结构，可以得到一具有高散热能力的低电阻电性连接。另外，具有穿硅插塞(或导孔，或沟槽)的基板也使得多个芯片可以封装在一起。穿硅沟槽可围绕一个或多个芯片，以在工艺中避免铜扩散到邻近装置。另外，多个具有相似或相异功能的芯片可整合在硅穿孔基板上。具不同图案的穿硅插塞可用在一半导体芯片之下以增进散热及解决工艺问题。

附图说明

图1A、图1B、图2～图18说明本发明实施例中形成半导体裸片封装体的工艺流程中的结构及中间工艺。

图19A显示一N接点205环绕三个发光装置芯片的俯视图。

图19B显示经过简化的图19A的剖面图。