[发明专利]半导体装置及其制造方法有效
申请号: | 201110071731.1 | 申请日: | 2011-03-15 |
公开(公告)号: | CN102194773A | 公开(公告)日: | 2011-09-21 |
发明(设计)人: | 理崎智光;中西章滋;岛崎洸一 | 申请(专利权)人: | 精工电子有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L21/78;H01L21/56 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 何欣亭;王忠忠 |
地址: | 日本千叶*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
1.一种半导体装置,包括划线区域和IC区域,具有:
半导体衬底;
遍及所述划线区域和所述IC区域而配置在所述半导体衬底上的第一绝缘膜;
设在所述划线区域的所述第一绝缘膜的分离槽;
由形成于所述分离槽的侧壁的堵塞物金属膜构成的边壁;以及
覆盖所述边壁的第二绝缘膜。
2.根据权利要求1所述的半导体装置,其特征在于,
所述第二绝缘膜是钝化膜。
3.根据权利要求1或2所述的半导体装置,其特征在于,
由所述堵塞物金属膜构成的边壁的、所述分离槽内的对置的所述边壁的底部互相接触。
4.一种半导体装置的制造方法,其特征在于,包括:
在半导体衬底上形成第一绝缘膜的工序;
在所述第一绝缘膜形成接触孔的同时形成分离槽的工序;
在所述第一绝缘膜及露出的半导体衬底上沉积堵塞物金属膜,至少在所述接触孔中完全填充堵塞物金属膜的工序;
对所述堵塞物金属膜进行深蚀刻,在所述分离槽的侧壁形成边壁的工序;
在所述边壁上沉积第二绝缘膜的工序;
对蚀刻用抗蚀剂膜进行构图,以至少覆盖位于所述分离槽的上方的所述第二绝缘膜的工序;以及
将所述蚀刻用抗蚀剂膜作为掩模,对基底的第二绝缘膜进行干蚀刻的工序。
5.根据权利要求4所述的半导体装置的制造方法,其特征在于,
所述第二绝缘膜是钝化膜。
6.根据权利要求4或5所述的半导体装置的制造方法,其特征在于,
所述焊盘蚀刻用抗蚀剂是感光性聚酰亚胺。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工电子有限公司,未经精工电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110071731.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:机动车辆中的用电设备的电压尖峰保护装置和方法
- 下一篇:内部增压的医疗装置