[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及适合防止伴随着切割的膜剥离及防止蚀刻时的异常放电的半导体装置。

背景技术

在作成半导体芯片时，将半导体晶片分割使其成为半导体芯片的切割技术是必不可少的。但是，由于该切割的冲击、切割后的半导体芯片的处理，有的情况下会引起膜剥离。图3A和图3B是表示以往的半导体装置的膜剥离问题的剖视图。图3A表示切割前，图3B表示切割后的截面形状。在半导体衬底001上沉积有层间绝缘膜002的结构中，若将多个IC区域004之间的划线区域003进行切割，则损伤会从与由切割被切断去除的领城006相接的半导体芯片的端面进入，如图3B所示，层叠的层间绝缘膜002从半导体衬底001剥离，有的情况下在IC区域004也会产生膜剥离部分005。

作为防止这样的切割引起的膜剥离的方法，有将沉积在半导体衬底上的膜物理地分离这样的方法。(例如参照专利文献1)。图4A和图4B是使用该方法对膜剥离进行处理的半导体装置的剖视图。图4A表示切割前，图4B表示切割后的截面形状。在划线区域003与IC区域004的边界附近的层间绝缘膜002设有分离槽007，将各区域间的层间绝缘膜物理地分离。若如图4B所示进行切割，则由于其损伤而与被切断去除的区域006相接的半导体芯片的端面附近的层间绝缘膜会成为小片008，从半导体衬底001剥离飞散，但在没有层间绝缘膜的部分中，损伤不会传播，在IC区域004上的层间绝缘膜002不会产生剥离。

专利文献1：日本特开平1-309351号公报

发明内容

然而，申请人通过调查发现，若对具有金属堵塞物(plug)的半导体装置适用上述现有技术则有以下这样的问题。图5A～图5D是表示在并用现有技术和堵塞物技术的情况下产生的不良情况的剖视图。图5A是在半导体衬底001上的层间绝缘膜002设有分离槽007，将堵塞物金属膜010沉积在层间绝缘膜002及露出的半导体衬底001上之后的剖视图。开口较小的接触孔中被堵塞物金属膜010完全填充，但开口较大的分离槽007没有被金属膜充满，沿着分离槽的底部及侧壁沉积有堵塞物金属膜010。图5B是表示将沉积的堵塞物金属膜010进行深蚀刻后的剖视图，在分离槽007的侧壁形成有堵塞物金属膜的边壁011。图5C是形成与接触孔009内的堵塞物金属膜连接的金属布线012后，在半导体晶片上沉积钝化膜013时的剖视图。在IC区域004覆盖焊盘蚀刻用抗蚀剂014，进行焊盘开口蚀刻时的剖视图如图5D所示。可知若钝化膜由蚀刻去除并露出基底，则在堵塞物金属膜的边壁011上会产生异常放电015，有的情况下会产生晶片表面焦糊这样的不良情况。认识到这是需要进一步处理的问题。

本发明鉴于上述问题而完成。

为解决上述问题的本发明使用以下这样方案。

首先，半导体装置的特征在于，包括划线区域和IC区域，具有形成于半导体衬底上的第一绝缘膜，划线区域的第一绝缘膜至少具有一个分离槽，具有：由形成于分离槽的侧壁的堵塞物金属膜构成的边壁、以及至少覆盖边壁的第二绝缘膜。

而且，半导体装置的特征在于，第二绝缘膜是钝化膜。

另外，半导体装置的特征在于，由堵塞物金属膜构成的边壁的、分离槽内的对置的边壁的底部互相接触。

另外，一种半导体装置的制造方法，其特征在于，包括：在半导体衬底上形成第一绝缘膜的工序；在第一绝缘膜形成接触孔的同时形成分离槽的工序；在第一绝缘膜及露出的半导体衬底上沉积堵塞物金属膜，至少在接触孔中完全填充堵塞物金属膜的工序；对堵塞物金属膜进行深蚀刻，在分离槽的侧壁形成边壁的工序；在边壁上沉积第二绝缘膜的工序；对蚀刻用抗蚀剂膜进行构图，以至少覆盖位于分离槽的上方的第二绝缘膜的工序；以及将蚀刻用抗蚀剂膜作为掩模，对基底的第二绝缘膜进行干蚀刻的工序。

另外，半导体装置的制造方法的特征在于，第二绝缘膜是钝化膜。

而且，半导体装置的制造方法的特征在于，焊盘蚀刻用抗蚀剂是感光性聚酰亚胺。

发明的效果

通过使用上述方案，能够制造在设有对应切割后的层间绝缘膜剥用的分离槽的半导体晶片中，干蚀刻时在堵塞物金属膜的边壁不会引起异常放电的半导体装置。

附图说明

图1是表示本发明的第一实施方式的半导体装置的剖视图。

图2是表示本发明的半导体装置的制造方法的剖视图，表示蚀刻结束时。

图3A是表示以往的半导体装置的膜剥离问题的剖视图，是切割前的图。

图3B是表示以往的半导体装置的膜剥离问题的剖视图，是切割后的图。

图4A是用于解决膜剥离问题的半导体装置的剖视图，是切割前的图。