[发明专利]一种基于FPGA的误码测试系统

权利要求书

1.一种基于FPGA的误码测试系统，其特征在于，所述系统包括包括码元序列同步模块、误码计数器、用户码产生模块和PRBS模块；

其中码元序列同步模块用于实现接收码元与本地码元的同步；其中误码计数器用于统计某个时间段的码元错误数；用户码产生模块用于产生用于自定义码；PRBS模块产生PRBS码元。

2.如权利要求1所述的误码测试系统，其特征在于，该系统还包括误码插入模块，用于发送端向数据中插入误码。

3.如权利要求2所述的误码测试系统，其特征在于，FPGA和上位计算机之间的通行通过MCU通信。

4.如权利要求1至3之一所述的误码测试系统，其特征在于，所述PRBS模块包括两个PRBS码生成器，其中一个用于产生发射的码流，另外一个PRBS码生成器用于产生与接收到得码流比较的PRBS码源序列。

5.如权利要求4所述的误码测试系统，其特征在于，所述PRBS码生成器采用64路并行，相位逐位差1个相位的并行的PRBS序列，生成相位固定的64路的PRBS码。

6.如权利要求5所述的误码测试系统，其特征在于，所述PRBS码生成器产生PRBS序列符合PRBS发生方程式。

7.如权利要求6所述的误码测试系统，其特征在于，所述PRBS码生成器产生的是m序列，m从3到31。

8.如权利要求1所述的误码测试系统，其特征在于，所述用户码产生模块用于产生用户定义码，用户自定义数据最大长度为512bit，最小长度为4bit。

9.如权利要求1至8所述的误码测试系统，其特征在于，在接收到测试数据以后，通过码元序列同步模块来实现接收码元与本地码元的同步。

10.如权利要求9所述的误码测试系统，其特征在于，所述码元序列同步模块同步PRBS序列过程包括：

同步捕获状态机发出PRBS序列装载脉冲，把接收到的PRBS码元序列做为种子装载到本地的PRBS码生成器中；

本地的PRBS码并行电路就会产生与接收到得PRBS码镜像的码元，镜像码元和接收码元在相位上会相差几个时钟，把收端码元采用延时电路，使得接收的PRBS和本地的新产生PRBS码元时钟上同步。

11.如权利要求10所述的误码测试系统，其特征在于，所述码元序列同步模块同步PRBS序列过程通过延时实现：延时后的接收的PRBS码和本地产生的PRBS码送到比较器中取异或，然后发出开始统计误码个数脉冲，延时一定时间后，读取统计的误码个数，如果误码率大于设定的最大的误码或者是门值，则重新发出同步装载脉冲，直到误码率小于给定的门值为止。

12.如权利要求9所述的误码测试系统，其特征在于，所述误码计数器包括：一路信号对时钟计数，一路信号对误码一个时钟下的误码总数计数，误码计算分为总码元计算和误码数计算，误码率等于累加的误码数/(时钟*并行路数)。

13.如权利要求9所述的误码测试系统，其特征在于，所述误码插入模块在发送端的64路并行数据中最末一位固定与1异或。

14.如权利要求1至12之一所述的误码测试系统，其特征在于，MCU和FPGA之间的连接方式通过虚拟并口EPP、RS串口或IIC模式。

15.如权利要求13所述的误码测试系统，其特征在于，所述PRBS码时钟为在155MHz～185MHz。

16.如权利要求1至13之一所述的误码测试系统，其特征在于，所述误码测试系统包括环回功能：启动PRBS码电路后，会同时产生并行的64路得PRBS码，经过发送电路，转换成16的并行数据流发送到外部的高速的SerDes并串转换芯片，经过SerDes转换成一路高速的数据信号连续地发送；发送到外部的数据，经过外部电路或者光路，转换成高速的电信号环回，环回信号作为测试数据。