[发明专利]高压元件及其制造方法

说明书

技术领域

本发明涉及一种高压元件及其制造方法，特别是指一种增强崩溃防护电压的高压元件及其制造方法。

现有技术

图1A与1B分别显示现有技术的双扩散漏极金属氧化物半导体(double diffused drain metal oxide semiconductor，DDDMOS)元件剖视图与立体图，如图1A与1B所示，于P型基板11中形成绝缘区12，以定义元件区100，绝缘区12例如为浅沟槽绝缘(shallow trench isolation，STI)结构或区域氧化(local oxidation of silicon，LOCOS)结构。于元件区100中，形成栅极13、漂移区14、漏极15、与源极16。其中，漂移区14、漏极15、源极16由微影技术或以部分或全部的栅极13、绝缘区12为屏蔽，以定义各区域，并分别以离子植入技术，将N型杂质，以加速离子的形式，植入定义的区域内。其中，漏极15与源极16分别位于栅极13两侧下方，漂移区14位于漏极15侧且部分位于栅极13下方。DDDMOS元件为高压元件，亦即其设计供应用于较高的操作电压下，但当DDDMOS元件需要与一般较低操作电压的元件整合于同一基板上时，为配合较低操作电压的元件工艺，需要以相同的离子植入参数来制作DDDMOS元件和低压元件，使得DDDMOS元件的离子植入参数受到限制，因而降低了DDDMOS元件崩溃防护电压，限制了元件的应用范围。若不牺牲DDDMOS元件崩溃防护电压，则必须增加工艺步骤，另行以不同离子植入参数的步骤来制作DDDMOS元件，但如此一来将提高制造成本，才能达到所欲的崩溃防护电压。

图2A与2B显示现有技术的横向扩散(lateral diffused metal oxidesemiconductor，LDMOS)元件剖视图与立体图，与图1A与1B的现有技术相较，图2A与2B所显示的LDMOS元件另具有本体区17、本体极18，且其栅极13有一部分位于绝缘区12上。同样地，当LDMOS元件需要与一般较低操作电压的元件整合于同一基板上时，因受限于整合工艺，而降低了LDMOS元件崩溃防护电压，限制了元件的应用范围，若不牺牲LDMOS元件崩溃防护电压，则也必须增加工艺步骤，提高制造成本，才能达到所欲的崩溃防护电压。

有鉴于此，本发明即针对上述现有技术的不足，提出一种高压元件及其制造方法，在不增加工艺步骤的情况下，提高元件操作的崩溃防护电压，增加元件的应用范围，并可整合于低压元件的工艺。

发明内容

本发明目的在于克服现有技术的不足与缺陷，提出一种高压元件及其制造方法。

为达上述目的，就其中一个观点言，本发明提供了一种高压元件形成于一第一导电型基板中，该基板利用绝缘区以定义一元件区，该高压元件包含：一漂移区，位于该元件区中，其具有第二导电型杂质掺杂，且该漂移区由俯视图视之，分别在横向与纵向上，第二导电型杂质的浓度分布大致具有周期性的变化；位于该基板表面上，元件区中的一栅极；以及位于该元件区中，该栅极两侧的第二导电型源极、与第二导电型漏极。

在其中一种实施型态中，该漂移区可包括第一漂移区与第二漂移区，分别介于该源极与该栅极之间，以及该漏极与该栅极之间。

在其中一种较佳实施型态中，该基板中可更包含另一元件，其具有第二导电型井区，其中，该漂移区是利用与该第二导电型井区相同的光罩与离子植入工艺步骤所形成。

在另一种较佳实施型态中，该漂移区的第二导电型杂质的浓度分布宜呈多个循环图案，该多个循环图案大致环绕同一中心，且循环图案的角落为完整或不完整。

就另一观点，本发明也提供了一种高压元件制造方法，包含：提供一基板，并于其中形成第一导电型井区以及绝缘区以定义元件区；于该元件区中形成一漂移区，其具有第二导电型杂质掺杂，且该漂移区由俯视图视之，分别在横向与纵向上，第二导电型杂质的浓度分布具有周期性的变化；于该基板表面上，元件区中，形成一栅极；以及于该元件区中，该栅极两侧，形成第二导电型源极、与第二导电型漏极，且以该漂移区隔开该源极与该漏极。

在其中一种较佳实施型态中，形成该漂移区的步骤宜包括：利用一光罩，于该基板上形成由俯视图视之，于横向与纵向上大致具有周期变化图案的光阻结构；利用离子植入技术，将第二导电型杂质，以加速离子形式，植入该基板中；以及利用热扩散技术，使第二导电型杂质扩散，形成该漂移区。

在其中一种实施型态中，该光罩宜具有至少一循环图案，且该循环图案的角落可完整或不完整。