[发明专利]移位寄存器单元及液晶显示器栅极驱动装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

第一薄膜晶体管，其栅极与移位寄存器起始信号输入端连接，漏极和第一输入端连接，第一输入端为当移位寄存器起始信号输入端为高电平时，端口电平也为高电平的端口；

第二薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，栅极与复位信号输入端连接，源极与低电平信号输入端连接；

第三薄膜晶体管，其漏极与第一时钟信号输入端连接，栅极与所述第一薄膜晶体管的源极连接，源极与信号输出端连接；

第四薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与所述复位信号输入端连接，源极与所述低电平信号输入端连接；

第一时钟信号输入端和第二时钟信号输入端；

与第一时钟信号端和第二时钟信号端一一对应设置的第一噪声消除处理电路和第二噪声消除处理电路，每个所述噪声消除处理电路均包括：

控制电路，与对应的时钟信号输入端、第一薄膜晶体管的源极以及低电平信号输入端连接，用于在对应的时钟信号输入端输出高电平信号，而第一薄膜晶体管的源极处于低电平时，输出一控制信号；

噪声消除电路，与所述控制电路连接，同时还与所述第一薄膜晶体管的源极或第三薄膜晶体管的源极连接，用于在从所述控制子电路接收到所述控制信号时，执行噪声消除操作，消除与之连接的第一薄膜晶体管的源极和/或第三薄膜晶体管的源极的噪声。

2.根据权利要求1所述的移位寄存器单元，其特征在于，

第二噪声消除电路包括：第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管，还包括第九薄膜晶体管和/或第十薄膜晶体管；

第一噪声消除电路包括：第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管、第十四薄膜晶体管，还包括第十五薄膜晶体管和/或第十六薄膜晶体管；

第五薄膜晶体管，其栅极与所述第二时钟信号输入端连接，源极与所述第七薄膜晶体管的栅极连接，漏极和第二输入端连接，第二输入端为当第二时钟信号输入端为高电平时，端口电平也为高电平的端口；

第六薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极与所述第一薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第七薄膜晶体管，其漏极与第三输入端连接，第三输入端为当第二时钟信号输入端为高电平时，端口电平也为高电平的端口，源极分别与所述第九薄膜晶体管的栅极和所述第十薄膜晶体管的栅极连接；

第八薄膜晶体管，其漏极与所述第七薄膜晶体管的源极连接，栅极与所述第一薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第九薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第十薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第十一薄膜晶体管，其栅极与所述第一时钟信号输入端连接，源极与所述第十三薄膜晶体管的栅极连接，漏极和第四输入端连接，第四输入端为当第一时钟信号输入端为高电平时，端口电平也为高电平的端口；

第十二薄膜晶体管，其漏极与所述第十一薄膜晶体管的源极连接，栅极与所述第一薄膜晶体管的源极连接，源极与所述低电平信号输入端连接。

第十三薄膜晶体管，其漏极与第五输入端连接，第五输入端为当第一时钟信号输入端为高电平时，端口电平也为高电平的端口，源极分别与所述第十五薄膜晶体管的栅极和所述第十六薄膜晶体管的栅极连接；

第十四薄膜晶体管，其漏极与所述第十三薄膜晶体管的源极连接，栅极与所述第一薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第十五薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，源极与所述低电平信号输入端连接；

第十六薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，源极与所述低电平信号输入端连接。

3.根据权利要求2所述的移位寄存器单元，其特征在于，第一输入端、第二输入端、第三输入端、第四输入端和第五输入端全部为高电平信号输入端。

4.根据权利要求2所述的移位寄存器单元，其特征在于，第一输入端为移位寄存器起始信号输入端，第二输入端为第二时钟信号输入端、第三输入端为第二时钟信号输入端、第四输入端为第一时钟信号输入端，第五输入端为第一时钟信号输入端。