[发明专利]包覆基板侧边的模封阵列处理方法

说明书

技术领域

本发明有关于半导体装置的封装制造技术，特别是有关于一种包覆基板侧边的模封阵列处理方法。

背景技术

传统在半导体封装技术中基于成本考虑与量产需求，普遍采用模封阵列处理(Mold Array Process，MAP)工艺。以一基板条(Substrate Strip)作为多个芯片的载体，基板条包含有四个以上排列成一矩阵的基板单元，在经过设置芯片、电性连接等半导体封装作业后，一形成面积大于矩阵的模封胶体连续覆盖基板单元及基板单元之间的切割道，再沿着切割道进行单体化切割，便可制得四个以上半导体封装构造。

图1为一种利用模封阵列处理制得的公知窗口型球格阵列形态的半导体封装构造，图2为模封阵列处理中所使用的基板条。如图1所示，公知半导体封装构造100主要包含基板单元113、芯片120、封胶体130。该芯片120设置于该基板单元113的上表面111。如为窗口型球格阵列形态时，该基板单元113更具有贯穿上表面111与下表面112的中央槽孔117，并且位于该芯片120的主动面121的两个以上电极122对准于该中央槽孔117内。该芯片120常见地借由两个以上打线形成的焊线150通过该中央槽孔117将这些电极122电性连接至该基板单元113。而该封胶体130形成于该基板单元113的上表面111上与中央槽孔117内，以密封该芯片120与这些焊线150，并且该基板单元113的下表面112可设有两个以上焊球160，以作为该半导体封装构造100对外电性连接的端子。然而依目前公知模封阵列处理技术，该封胶体130无法覆盖至该基板单元113的侧边116，不可避免地造成该基板单元113内部的核心层与金属线路在该侧边116外露，使得水气容易入侵到封装内部，导致产品可靠度不佳。

如图2所示，上述的基板单元113在公知模封阵列处理过程中为多个一体形成并呈矩阵排列在公知基板条110内。在相邻基板单元113之间与周边形成有两个以上纵横交错的切割道114。配合参阅图1，在粘晶与电性连接之后，上述的封胶体130为模封形成并连续地覆盖在这些基板单元113与这些切割道114上。而在每一基板单元113之间的切割道114在工艺后段必须被移除，以达到单体化分离，故基板条110的切割道114部位与在这些切割道114上的封胶体130不会存在于最终的封装产品内。当依据这些切割道114切离该基板单元113时，会同时切穿该封胶体130与该基板条110，使得该基板单元113具有切齐于该封胶体130被切侧面的显露侧边116，即该基板单元113的侧边116无法被该封胶体130保护。因此，在单体化分离之后，该基板单元113的侧边116的电镀线路与核心层会呈现外露状态，导致耐湿性较差，且易受到外界异物的干扰。此外，在单体化分离过程中切割工具容易拉扯或是破坏到位于该基板单元113的周边线路，而造成后续的不良影响。

发明内容

有鉴于此，本发明的主要目的在于提供一种防止基板单元的电镀线路外露，进而提升半导体封装构造的耐湿性的包覆基板侧边的模封阵列处理方法。

为达到上述目的，本发明解决其技术问题是采用以下技术方案来实现的。本发明揭示一种包覆基板侧边的模封阵列处理方法，包含：提供一基板条，该基板条具有四个以上排列成一矩阵的基板单元，每一基板单元的尺寸对应于一半导体封装构造，在相邻基板单元之间与该矩阵的周边各形成有切割道，并且在相邻基板单元之间与该矩阵的周边形成有宽度大于对应切割道的预切槽孔，使这些基板单元的侧边呈内凹地显露于这些预切槽孔内；在这些基板单元上设置两个以上芯片；将芯片电性连接至对应的这些基板单元。在基板条上模封形成封胶体，以连续地覆盖在该矩阵内的这些基板单元以及这些切割道，使该封胶体填入至这些预切槽孔内，以覆盖这些基板单元的侧边；单体化分离步骤，以切割方式移除在这些切割道处的该封胶体，将这些基板单元单体化分离为单独的半导体封装构造，并且在切割后这些基板单元的侧边仍被该封胶体所包覆。

本发明解决其技术问题还可采用以下技术措施进一步实现。

在前述的模封阵列处理方法中，该基板条在每一基板单元内可另形成有一中央槽孔，在设置这些芯片的步骤中，这些芯片的主动面贴附至该基板条，并且这些芯片的两个以上电极显露在该中央槽孔内。

在前述的模封阵列处理方法中，所述将芯片电性连接至对应的基板单元的步骤可包含以打线方式形成两个以上焊线，这些焊线经由这些中央槽孔连接这些芯片与这些基板单元。