[发明专利]形成锗硅沟道以及PMOS晶体管的方法有效
| 申请号： | 201110076009.7 | 申请日： | 2011-03-28 |
| 公开（公告）号： | CN102709162A | 公开（公告）日： | 2012-10-03 |
| 发明（设计）人： | 吴兵;卢炯平;何永根 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/266 | 分类号： | H01L21/266;H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 形成 沟道 以及 pmos 晶体管 方法 | ||
1.一种形成锗硅沟道的方法，其特征在于，包括：
提供基底，所述基底为硅基底或绝缘体上硅基底，所述基底上形成有浅沟槽隔离结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；
对所述沟道区域进行锗等离子体掺杂形成锗硅沟道。
2.如权利要求1所述的形成锗硅沟道的方法，其特征在于，在对所述沟道区域进行锗等离子体掺杂形成锗硅沟道步骤中，还包括对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域。
3.如权利要求1所述的形成锗硅沟道的方法，其特征在于，所述锗硅沟道的厚度为5～8nm。
4.如权利要求1所述的形成锗硅沟道的方法，其特征在于，还包括：在锗硅沟道上形成硅层，厚度范围3～5nm。
5.如权利要求1～4任一项所述的形成锗硅沟道的方法，其特征在于，所述锗等离子体的掺杂剂量为：9～90E15atoms/cm2。
6.如权利要求1所述的形成锗硅沟道的方法，其特征在于，所述硅基底或绝缘体上硅的晶面指数为(110)。
7.如权利要求2所述的形成锗硅沟道的方法，其特征在于，对所述沟道区域进行锗等离子体掺杂形成锗硅沟道，对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域包括：
在所述基底表面形成掩膜层；
图形化所述掩膜层，暴露出所述有源区域；
以所述图形化的掩膜层为掩膜，对所述基底的有源区域进行锗等离子体掺杂，在所述沟道区域形成锗硅沟道，在所述源极区域和漏极区域形成锗硅源极区域和锗硅漏极区域。
8.一种形成PMOS晶体管的方法，其特征在于，包括：
利用权利要求1～7任一项所述的方法形成锗硅沟道；
在所述锗硅沟道上依次形成栅介质层和栅极；
对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。
9.如权利要求8所述的形成PMOS晶体管的方法，其特征在于，形成栅介质层和栅极之后、形成源极和漏极之前还包括：
对所述基底进行轻掺杂P型离子注入，形成轻掺杂源延伸区和轻掺杂漏延伸区，所述轻掺杂源延伸区和轻掺杂漏延伸区位于锗硅沟道两侧、分别与源极区域和漏极区域相接。
10.如权利要求9所述的形成PMOS晶体管的方法，其特征在于，在形成轻掺杂源延伸区和轻掺杂漏延伸区之后，形成源极和漏极之前还包括：
在栅介质层和栅极周围形成侧墙。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110076009.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
