[发明专利]形成锗硅沟道以及PMOS晶体管的方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及形成锗硅沟道以及PMOS晶体管的方法。

背景技术

现有的半导体技术中，形成晶体管的方法一般为：提供硅基底，在硅基底中形成阱区以及隔离结构；在硅基底表面上依次形成栅介质层和栅极；在栅介质层和栅极周围形成侧墙；以侧墙、栅介质和栅极为掩膜对硅基底进行离子注入形成源极和漏极，源极和漏极之间的阱区即为沟道区。

随着半导体技术的发展，集成电路中器件的特征尺寸越来越小。然而当器件的特征尺寸越来越小时，随之，源极和漏极之间的沟道区的长度也越来越短。当沟道区的长度减小到一定值时，会产生短沟道效应，由于短沟道效应的存在会影响器件的性能，因此也就阻碍了集成电路中器件特征尺寸的进一步缩小。

现有技术中有许多形成晶体管的方法，可以克服短沟道效应，例如2005年8月22日申请的申请号为“200510119980.8”的中国专利公开的“晶体管及其制造方法”。

然而这些方法都不能从根本上克服短沟道效应，为了克服短沟道效应，促进半导体技术的发展，需要寻找一种新材料的沟道，其中锗硅(SiGe)和锗(Ge)材料由于具有高的空穴迁移率，通常是硅(Si)材料的空穴迁移率的6～25倍，因此如果将锗硅(SiGe)和锗(Ge)材料作为沟道区的材料，就可以大大提高器件的性能。

发明内容

本发明的目的是提供一种形成锗硅沟道以及PMOS晶体管的方法，以提高器件的性能。

为解决上述问题，本发明提供一种形成锗硅沟道的方法，包括：

提供基底，所述基底为硅基底或绝缘体上硅基底，所述基底上形成有浅沟槽隔离结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；

对所述沟道区域进行锗等离子体掺杂形成锗硅沟道。

可选的，在对所述沟道区域进行锗等离子体掺杂形成锗硅沟道步骤中，还包括对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域。

可选的，所述锗硅沟道的厚度为5～8nm。

可选的，还包括：在锗硅沟道上形成硅层，厚度范围3～5nm。

可选的，所述锗等离子体的掺杂剂量为：9～90E15atoms/cm²。

可选的，所述硅基底或绝缘体上硅的晶面指数为(110)。

可选的，对所述沟道区域进行锗等离子体掺杂形成锗硅沟道，对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域包括：

在所述基底表面形成掩膜层；

图形化所述掩膜层，暴露出所述有源区域；

以所述图形化的掩膜层为掩膜，对所述基底的有源区域进行锗等离子体掺杂，在所述沟道区域形成锗硅沟道，在所述源极区域和漏极区域形成锗硅源极区域和锗硅漏极区域。

本发明还提供一种形成PMOS晶体管的方法，包括：

利用以上所述的方法形成锗硅沟道；

在所述锗硅沟道上依次形成栅介质层和栅极；

对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。

可选的，形成栅介质层和栅极之后、形成源极和漏极之前还包括：

对所述基底进行轻掺杂P型离子注入，形成轻掺杂源延伸区和轻掺杂漏延伸区，所述轻掺杂源延伸区和轻掺杂漏延伸区位于锗硅沟道两侧、分别与源极区域和漏极区域相接。

可选的，在形成轻掺杂源延伸区和轻掺杂漏延伸区之后，形成源极和漏极之前还包括：

在栅介质层和栅极周围形成侧墙。

与现有技术相比，本发明具有以下优点：

本技术方案利用锗等离子体对基底进行掺杂，在沟道区域形成锗硅沟道，利用锗硅的空穴高迁移率提高沟道区的形成提高器件的性能。

附图说明

图1是本发明具体实施例的形成PMOS晶体管的方法的流程图；

图2a～图2e是本发明具体实施例的形成PMOS晶体管的方法的剖面结构示意图。

具体实施方式