[发明专利]正交下变频接收机I、Q通道信号失配校准装置

权利要求书

1.一种正交下变频接收机I、Q通道信号失配校准装置，其特征在于，所述正交下变频接收机I通道和Q通道采用相同结构的校准模块，校准模块包括晶体管、定值电阻和做校准用的可调电阻，通过调整可调电阻的电阻值校准正交下变频接收机I、Q通道信号的相位和幅度失配，具体结构如下：

所述I通道校准模块Ical中第一信号输入端(1)接I通道第一信号输入(I’p)，第二信号输入端(2)接I通道第二信号输入(I’n)，第一校准输入端(3)、第二校准输入端(4)分别接Q通道的第三信号输入(Q’p)、第四信号信号输入(Q’n)；I通道的第一信号输出端(5)接第一信号输出(I”p)、第二信号输出端(6)接第二信号输出(I”n)；

所述Q通道校准模块Qcal中第三信号输入端(7)接Q通道第三信号输入(Q’p)、第四信号输入端(8)接Q通道第四信号输入(Q’n)，第三校准输入端(9)、第四校准输入端(10)分别接I通道第一信号输入(I’p)，第二信号输入(I’n)，Q通道第三信号输出端(19)接第三信号输出(Q”p)、第四信号输出端(20)接第四信号输出(Q”n；)；校准模块含有：

NMOS晶体管(M1)，栅极接第一信号输入电压(Vip)，源极接第六偏置电流源(I6)和NMOS晶体管(M12)漏极，NMOS晶体管(M1)漏极接第二信号输出电压(Von)；

NMOS晶体管(M2)，栅极接第二信号输入电压(Vin)，源极接第七偏置电流源(I7)和NMOS晶体管(M11)漏极，NMOS晶体管(M2)漏极接第一信号输出电压(Vop)；所述NMOS晶体管(M1)、NMOS晶体管(M2)源极之间接第三可调电阻(Rsg)；

PMOS晶体管(M3)，栅极接第一校准输入电压(Vcalp)，源极接第一偏置电流源(I1)，漏极接第二信号输出电压(Von)；

PMOS晶体管(M4)，栅极接第二校准输入电压(Vcaln)，源极接第二偏置电流源(I2)，漏极接第一信号输出电压(Vop)；PMOS晶体管(M3)和PMOS晶体管(M4)源极之间接第一可调电阻(Rsp1)；

PMOS晶体管(M5)，栅极接第二校准输入电压(Vcaln)，源极接第三偏置电流源(I3)，漏极接第二信号输出电压(Von)；

PMOS晶体管(M6)，栅极接第一校准输入电压(Vcalp)，源极接第四偏置电流源(I4)，漏极接信号第一信号输出电压(Vop)；PMOS晶体管(M5)和PMOS晶体管(M6)源极之间接第二可调电阻(Rsp2)；

第一负载电阻(Rl1)的一端接第二信号输出电压(Von)，另一端接PMOS晶体管(M8)栅极；

第二负载电阻(Rl2)的一端接第一信号输出电压(Vop)，另一端接PMOS晶体管(M8)栅极；

PMOS晶体管(M7)，栅极接共模输入电压(Vcm)，源极接第五偏置电流源(I5)，漏极接NMOS晶体管(M10)栅极和漏极；

PMOS晶体管(M8)，栅极接第一负载电阻(Rl1)与第二负载电阻(Rl2)的一端，源极接第五偏置电流源(I5)，漏极接NMOS晶体管(M9)栅极与漏极；

NMOS晶体管(M9)，栅极与漏极连接PMOS晶体管(M8)漏极，源极接电源(VDD)；

NMOS晶体管(M10)，栅极与漏极连接PMOS晶体管(M7)漏极和NMOS晶体管(M11)、(M12)栅极；源极接电源(VDD)；

NMOS晶体管(M11)，栅极接NMOS晶体管(M10)栅极，源极接电源(VDD)，漏极接NMOS晶体管(M2)源极；

NMOS晶体管(M12)，栅极接NMOS晶体管(M10)栅极，源极接电源(VDD)，漏极接NMOS晶体管(M1)源极。

2.根据权利要求1所述的正交下变频接收机I、Q通道信号失配校准装置，其特征在于：校准幅度范围为±1.6dB，校准步进为0.2dB。

3.根据权利要求1所述的正交下变频接收机I、Q通道信号失配校准装置，其特征在于：校准相位范围为±5°，校准步进为0.5°。

4.根据权利要求1所述的正交下变频接收机I、Q通道信号失配校准装置，其特征在于：MOS晶体管(M7-M12)和第五偏置电流源(I5)构成共模反馈电路。

5.根据权利要求1所述的正交下变频接收机I、Q通道信号失配校准装置，其特征在于：通过调整第一可调电阻Rsp1、第二可调电阻Rsp2的电阻值校准正交下变频接收机I、Q通道信号的相位失配，通过调整第三可调电阻Rsg的电阻值校准I、Q通道信号的幅度失配。