[发明专利]在硅外延薄膜形成时使用氯气和/或氯化氢

说明书

本申请是提交于2005年11月30日，申请号为200580043510.6，题为“在硅外延薄膜形成时使用氯气和/或氯化氢”的专利申请的分案申请。

技术领域

本发明的实施例一般来说有关于电子制造制程及组件的领域，更明确地说，有关于在形成电子组件时沉积含硅薄膜的方法。

背景技术

随着制造日益缩小的晶体管，超浅源极/漏极接面的生产变得越具挑战性。一般来说，次100纳米CMOS(互补式金属氧化物半导体)组件需要低于30纳米的接面深度。通常使用选择性外延沉积以在该等接面中形成含硅材料(例如硅、锗化硅和碳化硅)的外延层。一般来说，选择性外延沉积使外延层只成长在硅沟渠(silicon moats)上而不会成长在介电区域上。选择性外延可用在半导体组件中，例如升高的源极/漏极、源极/漏极延伸、接触插塞(contact plugs)或双极组件的基极层沉积。

一般来说，选择性外延制程包含一沉积反应和一蚀刻反应。沉积及蚀刻反应以相当不同的反应速率在一外延层和一多晶层上同时发生。在沉积制程期间，外延层在一单晶表面上形成，同时一多晶层沉积在至少一第二层上，例如既存的多晶层及/或非晶层。但是，所沉积的多晶层通常以比该外延层快的速率蚀刻。因此，通过改变蚀刻气体浓度，净选择制程会造成外延材料的沉积以及有限的，若有的话，多晶材料的沉积。例如，选择性外延制程可造成含硅材料的外延层形成在单晶硅表面上，而没有沉积遗留在间隙壁上。

含硅材料的选择性外延沉积在升高的源极/漏极和源极/漏极延伸特征形成期间是一种有用技术，例如，在含硅MOSFET(金属氧化物半导体场效晶体管)组件形成期间。源极/漏极延伸特征是通过蚀刻硅表面来制造，以制出凹陷的源极/漏极特征并且随后以选择性成长的外延层填充蚀刻表面，例如锗化硅(SiGe)材料。选择性外延使原位掺杂能够几乎完全活化掺质，因此可省略后回火(post annealing)制程。所以，可利用硅蚀刻和选择性外延精确地界定接面深度。另一方面，超浅源极/漏极接面会不可避免地造成串联电阻的增加。此外，硅化物形成期间的接面消耗(junctionconsum ption)更进一步地增加串联电阻。为了补偿接面消耗，将升高的源极/漏极外延地且选择性地成长在该接面上。通常，该升高的源极/漏极是未掺杂的硅。

但是，目前的选择性外延制程有一些缺点。为了在现今外延制程期间保持选择性，必须在整个沉积制程期间控制并调整前驱物化学浓度以及反应温度。如果没有提供足够的硅前趋物，则蚀刻反应可能会主导而使整个制程减缓。此外，可能会发生有害的基板特征过蚀刻。如果没有提供足够的蚀刻剂前趋物，则沉积反应可能会主导而降低在基板表面上形成单晶和多晶材料的选择性。另外，目前的选择性外延制程通常需要高反应温度，例如约800℃、1000℃或更高。在生产制程期间并不偏好使用此高温，因为热预算考量及可能发生的无法控制的基板表面的氮化反应。

因此，需要有一种选择性且外延地沉积具有选择性掺质的硅和含硅化合物的制程。此外，该制程应该是多方适用的，以形成具有不同元素浓度的含硅化合物，同时具有快速的沉积速率并保持制程温度，例如约800℃或更低，并且较佳地约700℃或更低。

发明内容

在本发明的第一方面中，提供一种在一基板上形成一外延薄膜的第一方法。该第一方法包含(a)提供一基板；(b)将该基板暴露在至少一种硅来源中，以在该基板的至少一部份上形成一外延薄膜；以及(c)将该基板暴露在氯化氢气体和氯气中，以蚀刻该外延薄膜以及在步骤(b)期间形成的任何其它薄膜。

在本发明的第二方面中，提供一种在一基板上形成一外延薄膜的第二方法。该第二方法包含(a)提供一基板；(b)将该基板暴露在一硅来源和一碳来源中，以形成一含碳的硅外延薄膜；(c)以一封装薄膜封装该含碳的硅外延薄膜；以及(d)将该基板暴露在氯气中，以蚀刻该封装薄膜。

在本发明的第三方面中，提供一种在一基板上形成一外延薄膜的第三方法。该第三方法包含(a)提供一基板；(b)将该基板暴露在一硅来源和一额外元素来源中，以形成一含额外元素的硅外延薄膜；(c)以一封装薄膜封装该含额外元素的硅外延薄膜；以及(d)将该基板暴露在氯气中，以蚀刻该封装薄膜。根据本发明的这些及其它实施例提供多种其它方面。

本发明的其它特征及方面可从如下细节说明、所附中请专利范围及附图而变得更加显而易见。

附图说明