[发明专利]半导体结构及其制造方法与操作方法

说明书

技术领域

本发明是有关于半导体结构及其制造方法与操作方法，特别是有关于具有并联的NPN BJT与PNP BJT的半导体结构及其制造方法与操作方法。

背景技术

静电放电(ESD)是不同物体与静电电荷累积之间静电电荷转移的现象。ESD发生的时间非常的短暂，只在几个纳米秒的程度之内。ESD事件中产生非常高的电流，且电流值通常是几安培。因此，一旦ESD产生的电流流过半导体集成电路，半导体集成电路通常会被损坏。故当半导体集成电路中产生高压(HV)静电电荷时，电源线之间的ESD防护装置必须提供放电路径以避免半导体集成电路受到损坏。

然而，一般ESD防护装置需要额外的大设计面积与额外的工艺。因此成本增加。请参照图1，举例来说，一般硅控整流器(SCR)中PNP双极结晶体管(BJT)与NPN BJT是电性串联。此外，一般具有低维持电压的ESD防护装置在正常的操作过程中容易发生闩锁。

发明内容

有鉴于此，本发明的一个目的在于提供一种半导体结构。该半导体结构包括第一阱区、第二阱区、第一掺杂区、第二掺杂区、阳极与阴极。第二阱区邻近第一阱区。第一掺杂区位于第二阱区上。第二掺杂区位于第一阱区上。阳极耦接至第一掺杂区与第二阱区。阴极耦接至第一阱区与第二掺杂区。第一阱区与第一掺杂区具有第一导电型。第二阱区与第二掺杂区具有第二导电型。第二导电型相反于第一导电型。

本发明的另一个目的在于提供一种半导体结构的制造方法。该方法包括以下步骤。形成互相邻近的第一阱区与第二阱区。形成第一掺杂区于第二阱区上。形成第二掺杂区于第一阱区上。耦接阳极于第一掺杂区与第二阱区。耦接阴极于第一阱区与第二掺杂区。第一阱区与第一掺杂区具有第一导电型。第二阱区与第二掺杂区具有第二导电型。第二导电型相反于第一导电型。

本发明的再一个目的在于提供一种半导体结构的操作方法。方法包括以下步骤。提供半导体结构。半导体结构包括第一阱区、第二阱区、第一掺杂区与第二掺杂区。第二阱区邻近于第一阱区。第一掺杂区位于第二阱区上。第二掺杂区位于第一阱区上。第一阱区与第一掺杂区具有第一导电型。第二阱区与第二掺杂区具有第二导电型。第二导电型相反于第一导电型。开启由第二阱区、第一阱区与第二掺杂区形成的具有第一元件类型的第一双极结晶体管(BJT)。开启由第一掺杂区、第二阱区与第一阱区形成的具有第二元件类型的第二BJT。第一元件类型相反于第二元件类型。第一BJT与第二BJT是电性并联。

以下参照图示作说明。

附图说明

图1绘示一般半导体结构的等效电路。

图2绘示根据一实施例的半导体结构的上视图。

图3绘示图2的半导体结构沿AB线的剖面图。

图4绘示根据一实施例的半导体结构的上视图。

图5绘示图4半导体结构沿CD线的剖面图。

图6绘示根据一些实施例的半导体结构的等效电路。

图7绘示一实施例的半导体结构的I-V曲线图。

图8绘示一比较例的半导体结构的I-V曲线图。

【主要元件符号说明】

2：衬底层

4：埋藏层

6、106：第一阱区

8：第二阱区

10：第三掺杂区

12、112：第二掺杂区

14：第一掺杂区

16：第四掺杂区

18：绝缘元件

20、132：阳极

22、122：阴极

24：第一双极结晶体管(BJT)

26、28：第二BJT

30：第三BJT

134：介电层

136：电极层

具体实施方式

图2绘示根据一实施例的半导体结构的上视图。图3绘示图2的半导体结构沿AB线的剖面图。图4绘示根据一实施例的半导体结构的上视图。图5绘示图4的半导体结构沿CD线的剖面图。图6绘示根据一些实施例的半导体结构的等效电路。图7绘示一实施例的半导体结构的I-V曲线图。图8绘示一比较例的半导体结构的I-V曲线图。