[发明专利]半导体封装及其引线框

说明书

技术领域

本发明通常涉及半导体器件封装，以及更具体地涉及用于方形扁平无引线(QFN)封装的引线框设计。

背景技术

当前，广泛地使用了半导体器件。随着这些器件变得更小并且变得更具功能性，期望具有能够容纳具有增强功能的更大的管芯的器件封装。

一种封装半导体管芯的方法涉及使用引线框，所述引线框具有管芯衬垫，在管芯衬垫上安装一个或更多个管芯。引线框还包括从封装向外突出的电引线，所述电引线被用于允许从一个或更多个管芯或者其他外部设备接收电信号以及从一个或更多个管芯将电信号传输到印刷电路板(PCB)或者其他外部设备。

另一类型的基于引线框的封装是无引线封装，例如双边无引线(DFN)和方形扁平无引线(QFN)封装。在上述封装中，引线不从封装向外突出，而是与封装的底部或者侧面(或者封装的底部和侧面二者)齐平。

图1示出了现有的无引线半导体封装10的剖视图，其具有半导体管芯12、具有管芯底盘16的引线框14和围绕管芯底盘16的引线指18。半导体管芯12的接合衬垫利用接合线20电气地耦合到引线指18。模塑化合物包封半导体管芯12和接合线20以形成半导体封装10。

然而，如图所示，能够被并入封装10的半导体管芯12的尺寸受到了引线框14的管芯底盘16的尺寸的限制。因此，可能需要更大的引线框来封装大的半导体管芯，由此导致了尺寸、设计和成本的损失。此外，由于不能使用更小尺寸的互连结构，因此使用更大的引线框可能导致额外的定制要求。

因此，需要存在一种在不增加总体封装尺寸的情况下易于封装大半导体管芯的半导体封装技术。

发明内容

在一个实施例中，本发明提供了一种封装半导体管芯的方法。所述方法包括如下步骤：提供引线框结构，所述引线框结构具有包括管芯底盘的第一引线框和包括引线指的第二引线框。第一引线框和第二引线框优选地包括在装配工艺期间分离的引线框面板。所述管芯底盘的厚度大于引线指的厚度。所述管芯底盘的侧表面被蚀刻一半以形成扩展的管芯连附表面，同时每一个引线指的顶表面被蚀刻一半以与扩展的管芯连附表面互补的引线指表面。管芯底盘和引线指被布置为使得引线指容纳扩展的管芯连附表面。半导体管芯连附到所述扩展的管芯连附表面，并且所述半导体管芯的接合衬垫电气地连接到所述引线框的所述引线指。封装材料覆盖引线框、管芯的顶表面和二者之间的电连接。

在另一实施例中，本发明提供了一种用于封装半导体集成电路的引线框结构。所述引线框结构包括形成在第一引线框上的管芯底盘和形成在分离的第二引线框上的引线指。所述第一和第二引线框在装配工艺期间配合，以使得引线指围绕管芯底盘。每一个引线指的部分顶表面被部分蚀刻以形成与被蚀刻的管芯底盘表面互补的引线指表面，用于容纳所述管芯底盘的扩展的管芯连附表面。

附图说明

通过举例的方式示出了本发明，并且本发明不限于附图，其中相同的参考标号表明相同的部件。为了简单和清楚起见而示出了附图中的部件，其并不一定是按比例描绘的。例如，为了清晰起见，各层和区域的厚度可能被放大了。

图1示出了现有的无引线半导体封装的截面侧视图；

图2示出了根据本发明一个实施例的封装的半导体器件的截面侧视图；

图3示出了图2的封装半导体器件的底部平面图；

图4A-4E示出了根据本发明实施例的装配半导体器件的步骤，其中图4A示出了截面侧视图，其示出了引线框的被部分蚀刻的引线指；

图4B示出了图4A的被部分蚀刻的引线指和被部分蚀刻的管芯底盘；

图4C示出了利用管芯连附粘结剂将半导体管芯连附到管芯底盘的扩展的管芯连附表面的步骤；

图4D示出了将半导体管芯电气地连接到引线框的引线的步骤；以及

图4E示出了将封装材料分配到引线框的顶表面上的步骤。

具体实施方式

此处公开了本发明的详细的说明性实施例。然而，此处公开的具体结构和功能的细节仅仅是示例性的，出于描述本发明的实例实施例的目的。本发明可以以多个可选形式实现，而不应该被理解为仅仅局限于此处阐述的实施例。