[发明专利]用于制造半导体衬底的方法

说明书

技术领域

本发明涉及一种制造半导体衬底、特别是绝缘体上半导体(SOI)衬底的方法。

背景技术

复合半导体衬底可以通过组合两个或更多个层来制造。如此制造的衬底中的一种 是绝缘体上半导体衬底，其中在载体衬底上形成顶部半导体层，电介质层夹在顶部半 导体层与载体衬底之间。通常将硅用于顶部半导体层和载体衬底，并且电介质层通常 是氧化物层(典型地是二氧化硅)。

特别地，“全耗尽型”SOI(FDSOI)常常利用载体衬底内的具有反向偏置的掺杂 区域来对在顶部半导体层上形成的器件的阈值电压进行调谐。

为了在电介质下制造被掩埋的掺杂区域，常常经由顶部半导体层和掩埋电介质层 注入离子。然而，该方法的缺点在于，注入分布的尾端(tail)影响了顶部半导体层 的初始掺杂水平，由此改变了器件特性并产生引起阈值电压变化性的随机掺杂波动 (RDF：randomdopantfluctuation)。

为了避免这种通过高剂量和/或注入尾端导致的掺杂剂污染和沟道区域的损害， 已经提出经由半导体层和掩埋电介质层在载体衬底中进行深的注入。然而，该方法要 求加温退火步骤，退火步骤对于使掺杂剂向上方朝着介于载体衬底和掩埋电介质之间 的界面扩散来说是必须的。因而，不能针对电路优化获得期望的掺杂剂水平。

而且，位于载体衬底和掩埋电介质层之间的界面处的有效掺杂剂水平不能很高， 通常小于1.0×10¹⁹cm^-3。这限制了使用注入的掺杂图案产生掩埋电路的可能性。

发明内容

因此，本发明的目的是提供一种用于制造半导体衬底、特别是绝缘体上半导体衬 底的改进方法。

利用根据权利要求1所述的方法实现了这个目的。

因此，所述用于制造半导体衬底、特别是绝缘体上半导体(SOI)衬底的方法包 括以下步骤：a)提供施主衬底(donorsubstrate)和操作衬底(handlesubstrate)；b) 在所述操作衬底中、特别是在所述操作衬底内部形成一个或更多个掺杂区域的图案； 以及c)特别是通过键合将所述施主衬底与所述操作衬底接合起来以获得施主-操作混 合物。

通过在将所述施主衬底与所述操作衬底接合起来之前在所述操作衬底中形成所 述一个或更多个掺杂区域的图案，可以抑制在所述半导体衬底的其他层中产生尾端， 并且使得能够形成具有期望的尺寸、掺杂剂水平和分布的掺杂区域。而且，可以抑制 所谓的抗蚀剂边缘离子注入偏转的负面影响或者至少将该负面影响减小到通常对于 掺杂剂分布没有任何影响的水平。这可以帮助减小衬底上的电路的尺寸。

所述施主衬底和所述操作衬底中的每一个都可以是半导体衬底，特别是硅衬底。

在将所述施主衬底和所述操作衬底接合起来之前，可以通过例如清洁所述操作衬 底和/或所述施主衬底或通过任意适合的表面处理来针对键合对所述操作衬底和/或所 述施主衬底进行准备。

根据有利的实现，该方法还可以包括在步骤a)和步骤b)之间执行的步骤d)， 该步骤d)在所述操作衬底中、特别是在所述操作衬底内部形成一个或更多个对准标 记。对准标记将允许在所述操作衬底的预定位置处形成所述图案，使得所述掺杂区域 可以与所述衬底特别是与所述施主衬底中的其他层中的相应区域或所述操作衬底中 的其他掺杂图案对准。

在这个上下文中，词语“内部”意味着通常以小于大约10μm的深度掩埋所述对 准标记，使得所述操作衬底的表面基本不受到所述对准标记的影响。

在所述操作衬底的表面下形成所述对准标记和/或注入所述掺杂剂图案的另一优 点在于：所述表面保持基本不受影响，使得所述操作衬底的键合质量优于现有技术。 本发明不依赖于所使用的光刻技术。本发明保持与像沉浸式(immersion)、EUV和电 子束光刻这样的最先进的光刻技术的兼容性。