[发明专利]在制造平面双极型晶体管中的间隔物形成

说明书

技术领域

本发明涉及一种平面双极型晶体管，具体地且非排他地，涉及一种例如使用低复杂度SiGe:C结构的异质结双极型晶体管的制造。

背景技术

图1示出了传统平面低复杂度异质结双极型晶体管(HBT)的示意图。半导体衬底1用作由浅沟隔离(STI)区3包围的集电极区2。多晶硅栅极4提供经由多晶硅基极叠层7与基极外延层6的电连接。所述基极叠层7是所述基极半导体区的垂直部分。所述多晶硅栅极层4通过栅极氧化物层5与所述STI区和所述衬底1隔开。发射极8在具有发射极窗口宽度W_E的的发射极窗口处与所述基极接触。所述发射极8另外通过间隔物10与所述基极外延层6和所述多晶硅基极叠层7电隔离，所述间隔物10由诸如氧化硅之类的适当的合适电绝缘材料形成。所述发射极8具有在其表面上形成的电触点11。在该示意图中没有示出用于所述基极和集电极的电触点，但是超过所述浅沟隔离区3经由衬底1可以实现与多晶硅栅极4和集电极区2的电接触。

所述间隔物10具有多个重要的设计限制。所述间隔物10顶部处的间隔物宽度d₂不应该太小，否则当在所述多晶硅基极叠层7和所述发射极8的顶部表面上随后形成硅化物时所述间隔物将桥接。要求在这些表面上形成硅化物以产生与所述发射极和基极的良好电接触。然而增加顶部处的间隔物10的宽度d₂导致底部处的间隔物10的宽度d₅增加，这进而导致发射极窗口宽度尺寸W_E减小，并且导致基极联接电阻(link resistance)(即，所述间隔物10下面更长的基极电流路径)增加以及更高的非本征基极-集电极电容，即对于器件操作没有贡献的更大的B-C结。在图2中示出了这些参数，从中可以看出所述间隔物10的底部宽度d₅导致较高的基极-集电极电容C_BC和较高的基极联接电阻R_B，link。减小所 述间隔物10的宽度产生较低的C_BC和R_B，link，但是却以间隔物顶部10a处更窄的宽度d₂为代价。这可以导致后续硅化工艺期间所述间隔物的桥接，结果所述发射极和基极随之发生短路。

在一些工艺技术中，为了尽可能多地最小化间隔物10的总宽度，可以所述间隔物形成为“L”形状。这如图3示意性所示，其中示出了所述晶体管的结构使用L形状的间隔物20。可以使用参考图4所示的工艺来形成这些L形的间隔物20。如图4a所示，多晶硅基极叠层7具有其上形成的第一薄氧化物层41、薄氮化物层42和第二薄氧化物层43。在所述多晶硅基极叠层上沉积多晶硅间隔物层44。多晶硅层44的各向异性刻蚀产生如图4b所示的多晶硅间隔物45，消耗了下面的一些第二氧化物层43。接下来非常短的HF基湿法氧化物去除(图4c)，使用第一氧化物层41作为硬掩模刻蚀所述氮化物层42。在所暴露的氮化物层42的刻蚀期间，也消耗了所述多晶硅间隔物45，留下薄的L形间隔物20，所述薄的L形间隔物20随后将用于除了发射极窗口9中以外隔开基极7和发射极8。利用这种结构，硅化物桥接的潜在问题仍然存在，并且在图5的扫描电镜图像(SEM)示出(在高亮的正方形内)，其中随后沉积的硅化钴层倾向于在所述间隔物的顶部上桥接。在该SEM图像中，也清楚地示出了与所述集电极、基极和发射极区的电触点。

发明内容

本发明的目的是提供一种用于制造间隔物的改进工艺，所述间隔物将所述基极和发射极层的部分隔开(除了在所需的发射极窗口之外)，在不增加与所述基极-发射极窗口9相邻的底部处间隔物的宽度的同时，减小了硅化物桥接的风险。

本发明的另一目的是提供一种包含这种间隔物的改进的器件。

根据一个方面，本发明提出了一种形成双极型晶体管的方法，包括以下步骤：

在衬底中形成集电极区；

在所述衬底上形成包括基极堆叠区的基极和发射极区；

通过在所述基极堆叠区和所述发射极区之间形成电绝缘间隔物，将 所述基极堆叠区和所述发射极区彼此横向隔开；

所述绝缘间隔物顶端处的宽度尺寸至少与其底端处的宽度尺寸一样大。