[发明专利]具有低介电性绝缘膜的半导体器件及其制造方法有效
申请号: | 201110083231.X | 申请日: | 2006-12-11 |
公开(公告)号: | CN102176433A | 公开(公告)日: | 2011-09-07 |
发明(设计)人: | 水泽爱子;冈田修;若林猛 | 申请(专利权)人: | 卡西欧计算机株式会社 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L23/31;H01L23/525;H01L21/56 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 陈松涛;王英 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 低介电性 绝缘 半导体器件 及其 制造 方法 | ||
本申请为分案申请,其原申请是2008年11月19日进入中国国家阶段、国际申请日为2006年12月11日的国际专利申请PCT/JP2006/325131,该原申请的中国国家申请号是200680054650.8,发明名称为“具有低介电性绝缘膜的半导体器件及其制造方法”。
技术领域
本发明涉及一种半导体器件和该器件的制造方法。
背景技术
作为待安装到以便携式电子器件等为代表的小尺寸电子器件上的导体器件,已知的有芯片尺寸封装(CSP),每个芯片尺寸封装均具有基本等于半导体衬底尺寸的大小。在CSP中,也将在晶片状态下完成封装并通过划片分成个体半导体器件的CSP称为晶片级封装(WLP)。在日本专利申请特开公开文本No.2004-349461中公开了一种WLP的典型结构。在该现有文献所述的半导体器件中,从覆盖形成于半导体衬底上的连接焊盘(其中央部分除外)的绝缘膜上表面上的连接焊盘延伸出布线线路(wiring line),在形成于延伸的布线线路末端上的连接焊盘部分的上表面上设置柱状电极,并形成密封膜以覆盖绝缘膜上表面上的柱状电极之间的布线线路。形成密封膜,使得密封膜的上表面和柱状电极的上表面位于一个平面上。在柱状电极的上表面上设置焊球。
在如上所述的这样的半导体器件当中,有一种这样的器件,在半导体衬底和绝缘膜之间设置层间绝缘膜布线线路层压结构部分,每个所述部分均包括层间绝缘膜和布线线路的层压结构。在这种器件中,当层间绝缘膜布线线路层压结构部分的布线线路之间的间隔随着半导体器件的小型化减小时,布线线路之间的电容增大,结果,通过布线线路传输的信号延迟增加。
为了改善这一点,作为层间绝缘膜的材料,对低介电性膜投入了很多关注,例如介电常数低于一般用作层间绝缘膜材料的二氧化硅的介电常数4.2到4.0的低k材料。低k材料的范例包括用碳(C)对二氧化硅(SiO2)掺杂而获得的SiOC以及进一步含有H的SiOCH。为了进一步降低介电常数,还在研究含有空气的多孔型低介电性膜。
然而,在以上包括低介电性膜的半导体器件中,尤其是由具有空心结构的多孔型低介电性膜代表的低介电性膜机械强度小且容易受湿气影响。结果,就存在低介电性膜容易从底层剥落的问题。
发明内容
本发明的目的是提供一种能够显著改善低介电性膜剥落问题的半导体器件以及该半导体器件的制造方法。
根据本发明一个方面的半导体器件包括:
半导体衬底;
设置于所述半导体衬底上除其外围部分之外的区域中的多个低介电性膜布线线路层压结构部分,每个所述低介电性膜布线线路层压结构部分由低介电性膜和包括具有连接焊盘部分的最上层布线线路的多个布线线路的层压结构构成;
设置于每个所述低介电性膜布线线路层压结构部分的上侧上的绝缘膜;
多个用于电极的连接焊盘部分,设置于所述绝缘膜上,以电连接到所述低介电性膜布线线路层压结构部分的所述最上层布线线路的所述连接焊盘部分;
设置于用于电极的所述连接焊盘部分上的用于外部连接的多个凸块电极;以及
设置于所述绝缘膜上以及所述半导体衬底的所述外围部分上的密封膜,
其中每个所述低介电性膜布线线路层压结构部分的侧表面被所述绝缘膜和所述密封膜之一覆盖。
此外,根据本发明另一方面的半导体器件制造方法包括:
制备半导体晶片,所述半导体晶片在其一个表面上具有低介电性膜布线线路层压结构部分的第一层和形成于所述低介电性膜布线线路层压结构部分上的绝缘膜,所述低介电性膜布线线路层压结构部分均通过层压低介电性膜和包括最上层布线线路的多个布线线路的第二层构成;
去除划片道区域和所述划片道的相对侧上的区域中的所述第一和第二层的部分以形成槽,所述槽将低介电性膜布线线路层压结构部分和所述绝缘膜彼此分开并暴露出所述低介电性膜布线线路层压结构部分的侧表面和所述绝缘膜的侧表面;
在所述绝缘膜上形成待连接到所述最上层布线线路的连接焊盘部分;
在所述连接焊盘部分上形成用于外部连接的凸块电极;以及
形成密封膜,所述密封膜覆盖用于外部连接的所述凸块电极之间的所述绝缘膜的上表面、所述低介电性膜布线线路层压结构部分的侧表面以及所述绝缘膜的侧表面。
根据本发明,为半导体衬底上除其外围部分之外的区域设置包括低介电性膜和布线线路的层压结构的低介电性膜布线线路层压结构部分,并且该低介电性膜布线线路层压结构部分的侧表面被密封膜(或绝缘膜)覆盖。因此,可以防止低介电性膜的剥落。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于卡西欧计算机株式会社,未经卡西欧计算机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110083231.X/2.html,转载请声明来源钻瓜专利网。