[发明专利]降低寄存器堆的最小工作电压的方法和系统

权利要求书

1.一种设备，包括：

耦合到多个寄存器堆位单元的电路，响应至所述多个寄存器堆位单元的输入数据而降低所述多个寄存器堆位单元的最小工作电压。

2.如权利要求1所述的设备，其中，降低所述多个寄存器堆位单元的所述最小工作电压的所述电路将分别向每个寄存器堆位单元的位节点和互补位节点提供第一P沟道金属氧化物半导体场效应晶体管(MOSFET)(PMOS)强度和第二PMOS强度，其中，所述第一PMOS强度不同于所述第二PMOS强度。

3.如权利要求2所述的设备，其中，分别向每个寄存器堆位单元的所述位节点和所述互补位节点提供所述第一PMOS强度和所述第二PMOS强度的所述电路将响应每个寄存器堆位单元的写操作而分别向每个寄存器堆位单元的所述位节点和所述互补位节点提供所述第一PMOS强度和所述第二PMOS强度。

4.如权利要求1所述的设备，其中，降低所述多个寄存器堆位单元的所述最小工作电压的所述电路将至少部分根据写启用信号向所述多个寄存器堆位单元提供保持电压，其中，所述写启用信号是写数据的地址解码信号，并且响应所述多个寄存器堆位单元的不活动模式而停用。

5.如权利要求1所述的设备，其中，降低所述多个寄存器堆位单元的所述最小工作电压的所述电路将削弱在每个寄存器堆位单元的每个位节点处的N沟道MOSFET(NMOS)强度。

6.如权利要求4所述的设备，其中，所述电路包括第一P沟道金属氧化物半导体场效应晶体管(MOSFET)(PMOS)晶体管和第二PMOS晶体管，其中，提供所述保持电压的所述电路将：

经由所述第一PMOS晶体管的漏节点向每个寄存器堆位单元的第一节点提供第一电压；以及

经由所述第二PMOS晶体管的漏节点向每个寄存器堆位单元的第二节点提供第二电压，其中，所述第一PMOS晶体管的栅节点和所述第二PMOS晶体管的栅节点将连接到所述写启用信号，并且所述第一PMOS晶体管的源节点和所述第二PMOS晶体管的源节点将连接到电源电压。

7.如权利要求6所述的设备，其中，所述电路还包括防止所述第一电压和所述第二电压浮动的均衡器电路。

8.如权利要求7所述的设备，其中，所述均衡器电路包括：

第三PMOS晶体管，其中，所述第三PMOS晶体管的源节点将连接到所述第一电压；以及

第四PMOS晶体管，其中，所述第四PMOS晶体管的漏节点将连接到所述第二电压，所述第三PMOS晶体管的漏节点将连接到所述第四PMOS晶体管的源节点，以及所述第三PMOS晶体管的栅节点和所述第四PMOS晶体管的栅节点将连接到地电压。

9.如权利要求2所述的设备，其中，所述电路还包括：

向每个寄存器堆位单元的所述位节点至少部分提供所述第一PMOS强度的第五PMOS晶体管，其中，所述第五PMOS晶体管的漏节点将连接到所述第一电压，所述第五PMOS晶体管的栅节点将连接到所述多个寄存器堆位单元的写位线，以及所述第五PMOS晶体管的源节点将连接到电源电压。

10.如权利要求6所述的设备，其中，所述电路还包括：

向每个寄存器堆位单元的所述互补位节点至少部分提供所述第二PMOS强度的第六PMOS晶体管，其中，所述第六PMOS晶体管的漏节点将连接到所述第二电压，所述第六PMOS晶体管的栅节点将连接到所述多个寄存器堆位单元的互补写位线，以及所述第六PMOS晶体管的源节点将连接到所述电源电压。

11.如权利要求3所述的设备，其中，所述电路包括：

削弱在每个寄存器堆位单元的每个位节点处的所述NMOS强度的NMOS晶体管，其中，所述NMOS晶体管的栅节点将连接到电源电压，所述NMOS晶体管的源节点将连接到地电压，以及所述NMOS晶体管的漏节点将连接到每个寄存器堆位单元中的至少一个NMOS晶体管的源节点。

12.一种设备，包括：

具有一个或多个位单元的寄存器堆；以及

与所述寄存器堆耦合的逻辑，至少部分根据至所述寄存器堆的输入数据信号来减小每个位单元中的N沟道金属氧化物半导体场效应晶体管(MOSFET)(NMOS)器件与P沟道MOSFET(PMOS)器件之间的争用。