[发明专利]显示装置的内存架构及其控制方法

权利要求书

1.一种显示装置的内存架构，包括：

一显示数据存储器，包括：

N个子内存，每一个子内存包含依地址所划分的M个内存区 块，其中N为正整数，M为大于等于2的正整数；

N×M个仲裁器，每M个仲裁器分别耦接至每一个子内存中的 该M个内存区块；以及

一内存控制器，耦接至该N×M个仲裁器，该内存控制器依据一组 输入请求信号及输入地址信号产生N×M组输出请求信号及输出地址 信号并分别传送至该N×M个仲裁器，以依序控制该N×M个仲裁器的 操作；其中，当该输入请求信号为连续输入(series in)的脉冲信号时， 该内存控制器系依序于该N×M个输出请求信号产生脉冲，使该N×M 个输出请求信号中的每一个输出请求信号的工作周期皆低于该输入请 求信号的工作周期。

2.根据权利要求1所述的内存架构，其特征在于，该N×M个输 出请求信号中的一个输出请求信号的工作周期为该输入请求信号的工 作周期的N×M的一倍。

3.根据权利要求1所述的内存架构，其特征在于，针对该输入请 求信号的第k个脉冲及第k+1个脉冲，该内存控制器于两个输出请求 信号产生脉冲并分别传送至不同的两个仲裁器，其中k为正整数。

4.根据权利要求1所述的内存架构，其特征在于，针对该输入请 求信号的第k个脉冲及第k+(N×M)个脉冲，该内存控制器于两个输出 请求信号产生脉冲并分别传送至不同的两个仲裁器，其中k为正整数。

5.根据权利要求1所述的内存架构，其特征在于，更包括：

一主机，耦接至该内存控制器，用以提供该组输入请求信号及输 入地址信号。

6.一种控制方法，适用于一显示装置的一内存架构，该内存架构 包括一显示数据存储器，该显示数据存储器包括N个子内存及N×M个 仲裁器，其中N为正整数，M为大于等于2的正整数，该方法包括：

接收一组输入请求信号及输入地址信号；

依据该组输入请求信号及输入地址信号产生N×M组输出请求信 号及输出地址信号；以及

分别传送该N×M组输出请求信号及输出地址信号至该N×M个仲 裁器，以依序控制该N×M个仲裁器的操作，其中每M个仲裁器分别耦 接至每一个子内存中依地址所划分的M个内存区块；其中，产生该N ×M组输出请求信号及输出地址信号的步骤包括：

当该输入请求信号为连续输入(series in)的脉冲信号时，依序于 该N×M个输出请求信号产生脉冲，使该N×M个输出请求信号中的每 一个输出请求信号的工作周期皆低于该输入请求信号的工作周期。

7.根据权利要求6所述的控制方法，其特征在于，该N×M个输 出请求信号中的一个输出请求信号的工作周期为该输入请求信号的工 作周期的N×M分的一倍。

8.根据权利要求6所述的控制方法，其特征在于，该传送的步骤 包括：

针对该输入请求信号的第k个脉冲，于一请求信号产生脉冲并传 送至一个仲裁器；以及

针对该输入请求信号的第k+1个脉冲，于另一请求信号产生脉冲 并传送至另一个仲裁器；

其中，k为正整数。

9.根据权利要求6所述的控制方法，其特征在于，该传送的步骤 包括：

针对该输入请求信号的第k个脉冲，于一请求信号产生脉冲并传 送至一个仲裁器；以及

针对该输入请求信号的第k+(N×M)个脉冲，于另一请求信号产生 脉冲并传送至另一个仲裁器；

其中，k为正整数。