[发明专利]半导体器件

说明书

相关申请的交叉引用

2010年3月31日提交的包括说明书、附图和摘要的日本专利申请No.2010-80938的公开的全部内容通过引用结合于此。

技术领域

本发明涉及一种具有再分配层的半导体器件。

背景技术

已经公知系统级封装(SiP)技术，用于构造在封装中密封有多个半导体芯片(在下文中称为“芯片”)的系统。SiP包括在封装中堆叠或水平布置且密封的多个做好的芯片。因此，根据在每个芯片上形成的焊盘的布置，要被结合的引线的路由变得复杂，有可能导致结合引线相互接触。为了避免这种问题，在安装用于密封作为SiP的芯片之前，有时变得需要改变各个芯片上的焊盘位置。

再分配层(在下文中，称为“RDL”)技术是改变焊盘位置的其中一种方式。在RDL技术中，在现有芯片上形成再分配层。再分配层包括适当定位的新焊盘以及用于耦合在现有芯片上方形成的焊盘和新焊盘的再分配线。在芯片上形成的焊盘可以利用在芯片上形成的再分配层来适当地被重新定位。然而，利用这种技术存在问题。也就是说，在现有芯片上形成的电路和信号线会受到流过在再分配层上形成的焊盘和再分配线的电流所产生的电场噪声的不利影响。在日本未审专利公布No.2005-005741中公开了解决上述问题的技术。

图1是在日本未审专利公布No.2005-005741中公开的半导体器件的截面图。该半导体器件包括在其上方形成电容器101的衬底110上方形成的多层布线层120的最上层上方形成的金属部分150。多层布线层120包括多个堆叠层，每个堆叠层都与在每个堆叠层上方形成的层间绝缘膜130和布线140绝缘。外部端子400和再分配线500被形成在形成于多层布线层120上方的绝缘膜300上方。每个外部端子400通过再分配线500被耦合到半导体芯片100的电极200。

图2是在日本未审专利公布No.2005-005741中公开的半导体器件的平面图。每个金属部分150被形成在不包含于形成布线140的任意区域中的区域中，且位于电容器101(或模拟电路)以上。每个金属部分150电耦合到节点200，以保持预定的电位处。

在日本未审专利公布No.2005-005741中公开的半导体器件中，由形成在再分配层上方的外部端子400和再分配线500产生的电场噪声被金属部分150屏蔽。因此，可以减少由电场噪声影响电容101的可能性。而且，由于金属部分150可以在形成多层布线层120的现有工艺中形成，所以其可以在没有大大增加总制造工艺的情况下形成。

发明内容

然而，在日本未审专利公布No.2005-005741中公开的半导体器件中，金属部分沿着形成在再分配层上的外部端子和再分配线的布局来形成，并且当外部端子和再分配线的布局被变化时，金属部分就不能够被相应地再定位。此外，每个金属部分被形成在多层布线层的最上层上、没有形成用于耦合电路的信号线之处。由此，金属部分的布局受到由多层布线的布局所施加的限制。

下面将参考下面的“具体实施方式”中使用的附图标记来描述解决上述问题的方式。附图标记指用于阐明所附权利要求和“具体实施方式”中的描述之间的对应关系。然而，这些附图标记不应该用于解释由所附权利要求限定的本发明的技术范围。

根据本发明的一方面的半导体器件包括：硅衬底(21)，在所述硅衬底(21)上方形成电路(5)；多层布线层(22)，所述多层布线层(22)具有在硅衬底(21)上方形成的多个布线层(23a至23c)以及在布线层(23a至23c)的最上层的预定位置中形成的第一焊垫(4)；新焊盘(2)，所述新焊盘(2)被提供在多层布线层(22)上方的适当位置中；以及再分配层(30)，所述再分配层(30)提供有将新焊盘(2)和第一焊盘(4)进行耦合的再分配线(1)。多层布线层(22)包括：信号线(6)，所述信号线(6)用于将电信号传送到电路(5)；以及地线(3)，所述地线(3)被提供在再分配线(1)或新焊盘(2)与电路(5)之间。地线(3)被形成为与新焊盘(2)假定要被定位的位置以及再分配线(1)假定要被形成时所沿的路线相对应。至少沿着地线(3)的至少一部分来形成再分配线(1)。