[发明专利]一种DTMB系统中QC-LDPC码的编码器和编码方法

权利要求书

1.一种适合于DTMB标准采用的3种不同码率QC-LDPC码的编码器，其特征在于，所述编码器包括以下部件：

桶形移位累加电路，用于完成稀疏矩阵与向量的乘法，根据信息向量s计算DTMB标准中QC-LDPC码编码流程中的向量m、f；

线性反馈移位寄存器电路，用于完成后向代入计算，根据桶形移位累加电路输出的向量f计算DTMB标准中QC-LDPC码编码流程中的向量q，并且此电路被时分复用，它根据卷积和电路输出的向量y计算DTMB标准中QC-LDPC码编码流程中的向量p_y；

卷积和电路，用于完成卷积运算，根据桶形移位累加电路输出的向量m和线性反馈移位寄存器电路输出的向量q计算DTMB标准中QC-LDPC码编码流程中的向量x，并且此电路被时分复用，它根据桶形移位累加电路输出的向量f和修改的移位寄存器加累加电路输出的向量p_x计算DTMB标准中QC-LDPC码编码流程中的向量y；

修改的移位寄存器加累加电路，用于完成高密度矩阵与向量的乘法运算，根据卷积和电路输出的向量x计算DTMB标准中QC-LDPC码编码流程中的向量p_x；

重新排序拼接电路，把修改的移位寄存器加累加电路输出的向量p_x和线性反馈移位寄存器电路输出的向量p_y以及信息向量s重新排序并拼接，形成DTMB标准需要的码字。

任务调度模块，用于对编码器各个模块使用的调度，实现线性反馈移位寄存器电路和卷积和电路的时分复用。

2.如权利要求1所述的编码器，其特征在于，所述桶形移位累加电路由1个b＝127比特的桶形移位器、1个b＝127比特的二输入异或门和1个b＝127比特的累加寄存器组成，桶形移位器根据指定的循环右移位数对输入的b比特数据进行循环右移，二输入异或门对桶形移位器的b比特输出和累加寄存器的b比特内容进行模2加，累加寄存器存储二输入异或门的b比特输出。

3.如权利要求2所述的桶形移位累加电路，其特征在于，所述桶形移位器采用7级流水线结构，该流水线桶形移位器由7个b＝127比特的循环右移电路、7个b＝127比特的二选一选择器和6个b＝127比特的寄存器组成，循环右移电路S₁～S₇分别对输入的b比特的数据循环右移1、2、4、8、16、32和64位，二选一选择器M₁～M₇根据各自的控制信号是0还是1选通两路b比特数据中的一路，寄存器R₁～R₆分别存储二选一选择器M₁～M₆的b比特输出，二选一选择器M₇的b比特输出为流水线桶形移位器的输出。

4.如权利要求1所述的编码器，其特征在于，所述线性反馈移位寄存器电路由1个b＝127比特的循环左移电路、2个b＝127比特的二输入异或门、2个b＝127比特的循环右移电路和2个b＝127比特的寄存器组成，循环左移电路对输入的b比特数据循环左移1位，二输入异或门X₀对循环左移电路的b比特输出和寄存器R₀的b比特内容进行模2加，二输入异或门X₀的b比特输出一方面被输出LFSR电路，另一方面被反馈送入2个b比特的循环右移电路，循环右移电路S₀对输入的b比特数据循环右移31位，循环右移电路S₁对输入的b比特数据循环右移103位，二输入异或门X₁对循环右移电路S₀的b比特输出和寄存器R₁的b比特内容进行模2加，寄存器R₀存储二输入异或门X₁的b比特输出，寄存器R₁存储循环右移电路S₁的b比特输出。