[发明专利]一种DTMB系统中QC-LDPC码的编码器和编码方法

说明书

技术领域

本发明涉及数字地面电视广播(Digital Television Terrestrial Multimedia Broadcasting，DTMB)技术，特别涉及一种DTMB系统中QC-LDPC码编码器的高效实现方法。

背景技术

由于在传输信道中存在的各种失真和噪声会对发送信号产生干扰，接收端不可避免地会出现数字信号产生误码的情况。为了降低误码率，需要采用信道编码技术。

低密度奇偶校验(Low-Density Parity-Check，LDPC)码以其逼近Shannon限的优异性能和可高速并行译码成为信道编码领域的研究热点。准循环LDPC码(Quasic-LDPC，QC-LDPC)码是一种特殊的LDPC码，其编码可采用移位寄存器加累加(Shift-Register-Adder-Accumulator，SRAA)方法，译码可部分并行实现。QC-LDPC码的编/译码器实现起来都比较简单，且允许在编/译码速度与资源消耗之间灵活折中，因此备受青睐。目前，QC-LDPC码已广泛应用于IEEE 802.11n，802.16e和中国的数字地面电视广播DTMB等标准。

SRAA编码方法是利用生成矩阵G进行编码。QC-LDPC码的生成矩阵G是由((t-c)×t)个(b×b)阶循环矩阵G_i，j(1≤i≤t-c，1≤j≤t)构成的阵列。与信息向量对应的一部分生成矩阵是单位矩阵，与校验向量对应的其余部分生成矩阵是高密度矩阵。SRAA法完成一次编码需要(t-c)b个时钟周期，需要2cb个触发器、cb个二输入与门和cb个二输入异或门。此外，还需要(t-c)cb比特ROM存储循环矩阵的首行。

DTMB标准采用了3种不同码率的QC-LDPC码，3种码率分别是η＝0.4、η＝0.6、η＝0.8。对于这3种QC-LDPC码，均有t＝59和b＝127。3种码率对应的参数c分别是c_0.4＝35、c_0.6＝23、c_0.8＝11。如果采用SRAA编码方法，那么3种码率所需的编码时间分别是3048、4572和6096个时钟周期。逻辑资源需要8890个触发器、4445个二输入与门和4445个二输入异或门，这是由码率η＝0.4对应的参数c_0.4＝35决定的。此外，3种码率共需278,892比特ROM存储循环矩阵的首行。

发明内容

本发明的主要目的在于，提供一种适合于DTMB标准采用的3种不同码率QC-LDPC码的编码器。该编码器实现简单，主要由任务调度模块、桶形移位累加电路、线性反馈移位寄存器电路、卷积和电路、修改的移位寄存器加累加电路和重新排序拼接电路六部分组成。除预处理外，整个编码过程分7步完成：第1步调用桶形移位累加电路执行稀疏矩阵与向量的乘法运算；第2步和第6步调用线性反馈移位寄存器电路执行后向代入运算；第3步和第5步调用卷积和电路执行卷积运算；第4步调用修改的移位寄存器加累加电路执行高密度矩阵与向量的乘法运算；第7步调用重新排序拼接电路，对校验向量p简单重新排序后与信息向量s拼接，组成并输出整个码字v。

该编码器能在明显提高编码速度的同时有效减少存储器和逻辑资源的需求，从而达到降低硬件成本和功耗的目的。

关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。

附图说明

图1是本发明所述行列交换后校验矩阵H的近似下三角结构示意图；

图2是本发明所述行列交换后校验矩阵H中的下三角矩阵T的构成；

图3是DTMB标准中兼容3种码率的QC-LDPC码编码流程图；

图4是本发明所述桶形移位累加电路的原理框图；

图5是本发明所述桶形移位器的流水线结构；

图6是本发明所述线性反馈移位寄存器电路的结构框图；

图7是码率η＝0.4时计算向量x的卷积和电路的功能框图；

图8是码率η＝0.6时计算向量x的卷积和电路的功能框图；

图9是码率η＝0.8时计算向量x的卷积和电路的功能框图；

图10是本发明所述修改的移位寄存器加累加电路的功能框图；

图11是本发明所述计算向量y的子向量y′时卷积和电路的功能框图；

图12是本发明所述复合型卷积和电路的功能框图；

图13是本发明所述DTMB标准中兼容3种码率的QC-LDPC码编码器整体结构；

图14是本发明所述编码器各组成部分以及整个电路的硬件资源消耗；