[发明专利]沟槽隔离结构及其制作方法无效
| 申请号： | 201110087255.2 | 申请日： | 2011-04-08 |
| 公开（公告）号： | CN102184885A | 公开（公告）日： | 2011-09-14 |
| 发明（设计）人： | 永福 | 申请（专利权）人： | 上海先进半导体制造股份有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L29/06 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈亮 |
| 地址： | 20023*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟槽 隔离 结构 及其 制作方法 | ||
1.一种沟槽隔离结构的制作方法，包括步骤：
提供半导体衬底，其上依次形成有与所述半导体衬底类型相反的埋层和第一外延层；
在所述第一外延层上形成一定厚度的掩模层，作为刻蚀沟槽的硬掩模；
在所述掩模层上旋涂光刻胶、光刻并显影，露出需要刻蚀沟槽的位置；
依次刻蚀所述掩模层、第一外延层、埋层和半导体衬底，形成隔离沟槽，所述沟槽一直延伸到所述半导体衬底中；
对整个晶圆进行热处理，修复之前在沟槽刻蚀过程中引入的晶体缺陷；
用湿法刻蚀法去除上述热处理过程中在所述沟槽内生长的氧化层；
在所述沟槽内淀积第二外延层，其与所述半导体衬底的类型相同，所述第二外延层完全填充所述沟槽后与所述半导体衬底相连接。
2.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底和第二外延层均为P型，所述埋层和第一外延层均为N型。
3.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底和第二外延层均为N型，所述埋层和第一外延层均为P型。
4.根据权利要求1至3中任一项所述的制作方法，其特征在于，所述半导体衬底为硅衬底。
5.根据权利要求4所述的制作方法，其特征在于，所述掩模层为二氧化硅或者氮化硅。
6.一种沟槽隔离结构，包括依次透过掩模层、第一外延层和埋层延伸到半导体衬底中的隔离沟槽，所述第一外延层和埋层与所述半导体衬底的类型相反，所述沟槽内淀积有第二外延层，其与所述半导体衬底的类型相同，所述第二外延层完全填充所述沟槽后与所述半导体衬底相连接。
7.根据权利要求6所述的沟槽隔离结构，其特征在于，所述半导体衬底和第二外延层均为P型，所述埋层和第一外延层均为N型。
8.根据权利要求6所述的沟槽隔离结构，其特征在于，所述半导体衬底和第二外延层均为N型，所述埋层和第一外延层均为P型。
9.根据权利要求6至8中任一项所述的沟槽隔离结构，其特征在于，所述半导体衬底为硅衬底。
10.根据权利要求9所述的沟槽隔离结构，其特征在于，所述掩模层为二氧化硅或者氮化硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海先进半导体制造股份有限公司，未经上海先进半导体制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110087255.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：氮化镓基LED用复合金属基板
- 下一篇：电子书签实现装置及方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
