[发明专利]同步NAND的数据操作系统及方法

权利要求书

1.一种同步NAND的数据操作系统，其特征在于，包括：

数据访问控制器、逻辑控制器、数据访问通道、缓存；其中，所述缓存与同步NAND相连；所述数据访问控制器通过所述数据访问通道对所述缓存进行读写操作，并控制所述逻辑控制器的配置、开启与关闭；所述逻辑控制器用于控制所述缓存与同步NAND之间的数据传递。

2.如权利要求1所述的系统，其特征在于，

所述逻辑控制器，具体用于向同步NAND中写入数据时，根据所述缓存中的数据控制同步NAND的地址使能信号ALE、命令使能信号CLE和数据读写位置控制信号DQS；从同步NAND中读取数据时，根据所需读取的字节数控制同步NAND的地址使能信号ALE、命令使能信号CLE。

3.如权利要求1所述的系统，其特征在于，所述数据访问控制器为CPU，所述数据访问通道包括：数据总线和控制总线。

4.一种同步NAND的数据操作方法，其特征在于，包括：

在数据访问通道和同步NAND之间设置缓存；

需要向同步NAND中写入数据时，通过所述数据访问通道将第一设定字节数据写入所述缓存，写入完成后配置并启动逻辑控制器，由逻辑控制器从所述缓存中读取第一设定字节数据，并将读取的第一设定字节数据写入同步NAND中；

需要从同步NAND中读取数据时，配置并启动逻辑控制器，由逻辑控制器从同步NAND中读取第二设定字节数据，并将读取的第二设定字节数据写入所述缓存；在逻辑控制器完成读操作后，通过所述数据访问通道从所述缓存中读取所述第二设定字节数据。

5.如权利要求4所述的方法，其特征在于，所述由逻辑控制器从所述缓存中读取第一设定字节数据，并将读取的第一设定字节数据写入同步NAND中包括：

逻辑控制器根据所述缓存中的数据，控制同步NAND的地址使能信号ALE、命令使能信号CLE和数据读写位置控制信号DQS；

逻辑控制器驱动对所述缓存的读使能信号有效，从所述缓存中读取第一设定字节数据；

逻辑控制器驱动同步NAND的读写控制信号使写有效，将从所述缓存中读取的第一设定字节数据写入同步NAND中。

6.如权利要求5所述的方法，其特征在于，所述将从所述缓存中读取的第一设定字节数据写入同步NAND中包括：

逻辑控制器通过控制同步NAND的数据读写位置控制信号DQS和数据线上的信号DQ，将从所述缓存中读取的第一设定字节数据写入同步NAND中。

7.如权利要求5所述的方法，其特征在于，所述逻辑控制器根据所述缓存中的数据控制同步NAND的地址使能信号ALE、命令使能信号CLE和数据读写位置控制信号DQS包括：

如果所述缓存中当前有Q个字节的数据，则同时拉高ALE和CLE[Q/2]个时钟周期，并且驱动DQS进行[Q/2]次上升沿跳变和[Q/2]次下降沿跳变，向同步NAND中写入2*[Q/2]个字节数据，其中，[Q/2]表示对Q/2取整。

8.如权利要求4所述的方法，其特征在于，所述由逻辑控制器从同步NAND中读取第二设定字节数据，并将读取的第二设定字节数据写入所述缓存包括：

逻辑控制器根据第二设定字节数据的字节总数控制同步NAND的地址使能信号ALE、命令使能信号CLE；

逻辑控制器驱动同步NAND的读写控制信号W/R#使读有效，从同步NAND中读取第二设定字节数据；

逻辑控制器驱动对所述缓存的写使能信号有效，将从同步NAND中读取的第二设定字节数据写入所述缓存。

9.如权利要求8所述的方法，其特征在于，所述从同步NAND中读取第二设定字节数据包括：

同步NAND根据所述第二设定字节数据在同步NAND中的地址，控制同步NAND的数据读写位置控制信号DQS和数据线上的信号DQ。

10.如权利要求8所述的方法，其特征在于，所述逻辑控制器根据第二设定字节数据的字节总数控制同步NAND的地址使能信号ALE、命令使能信号CLE包括：

第二设定字节数据的字节总数为R，则同时拉高ALE和CLE[R/2]个时钟周期，对应同步NAND会驱动DQS信号进行[R/2]次上升沿跳变和[R/2]次下降沿跳变，从NAND中读取2*[R/2]个字节数据，其中，[R/2]表示对R/2取整。