[发明专利]同步NAND的数据操作系统及方法

说明书

技术领域

本发明涉及数据处理技术领域，更具体地说，涉及一种同步NAND的数据操作系统及方法。

背景技术

现有技术中，快闪记忆体可分为两大规格，一是NAND，一是NOR。其中，NAND以储存数据为主，NOR以储存程序代码为主。

目前，相对于通常使用的异步NAND标准。开放式NAND闪存接口(OPEN NAND FLASH INTERFACE，ONFI)标准提供了一种同步NAND标准，根据ONFI标准要求，同步NAND必须读写偶数个字节。对同步NAND写数据和读数据的时序分别如图1和图2所示。

其中，涉及以下信号：

CLK为同步NAND时钟信号；

CE#为片选信号；

ALE为地址使能信号，使能地址数据；

CLE为命令使能信号，使能命令数据；

W/R#为读写控制信号，读数据时W/R#为低，写数据时为高；

DQS为数据读写位置控制信号，写数据时在DQS跳变时刻将数据写入NAND，读数据时在DQS跳变时刻从NAND读出数据；

DQ为数据线上的信号。

各信号的关系如下：

1.写数据时NAND控制器(以下简称为控制器)保持W/R#信号为高，此时控制器每保持ALE、CLE信号1个时钟周期同时为高，则控制器需要驱动DQS信号进行1次上升沿跳变和1次下降沿跳变。控制其要在首个时钟上升沿且ALE、CLE同时为高时刻起的tDQSS时间范围内驱动DQS信号进行1次上升沿跳变并随后驱动一次下降沿跳变。DQS信号跳变的时刻，控制器驱动DQ信号提供对应的写数据。

2.读数据时控制器保持W/R#信号为低，此时控制器每保持ALE、CLE信号1个时钟周期同时为高，则NAND对应要在时钟上升沿且ALE、CLE同时为高时刻起的tDQSCK时间范围内驱动DQS信号进行1次上升沿跳变并随后驱动一次下降沿跳变。DQS信号跳变的时刻，NAND驱动DQ信号提供对应的读数据。

其中，tDQSS和tDQSCK为NAND时序参数标示值。tDQSS表示首个时钟上升沿且ALE、CLE同时为高时刻起的写数据许可时间范围；tDQSCK表示时钟上升沿且ALE、CLE同时为高时刻起的读数据许可时间范围。

而现有技术中如何在满足图1和图2所示时序关系的情况下，实现对同步NAND中数据的读写操作，目前还没有相应的解决方案。

发明内容

本发明实施例提供一种同步NAND的数据操作系统及方法，以实现对同步NAND中数据的读写操作。

为此，本发明实施例提供如下技术方案：

一种同步NAND的数据操作系统，包括：

数据访问控制器、逻辑控制器、数据访问通道、缓存；其中，所述缓存与同步NAND相连；所述数据访问控制器通过所述数据访问通道对所述缓存进行读写操作，并控制所述逻辑控制器的配置、开启与关闭；所述逻辑控制器用于控制所述缓存与同步NAND之间的数据传递。

优选地，所述逻辑控制器，具体用于向同步NAND中写入数据时，根据所述缓存中的数据控制同步NAND的地址使能信号ALE、命令使能信号CLE和数据读写位置控制信号DQS；从同步NAND中读取数据时，根据需读取的字节数控制同步NAND的地址使能信号ALE、命令使能信号CLE。

优选地，所述数据访问控制器为CPU，所述数据访问通道包括：数据总线和控制总线。

一种同步NAND的数据操作方法，包括：

在数据访问通道和同步NAND之间设置缓存；

需要向同步NAND中写入数据时，通过所述数据访问通道将第一设定字节数据写入所述缓存，写入完成后配置并启动逻辑控制器，由逻辑控制器从所述缓存中读取第一设定字节数据，并将读取的第一设定字节数据写入同步NAND中；

需要从同步NAND中读取数据时，配置并启动逻辑控制器，由逻辑控制器从同步NAND中读取第二设定字节数据，并将读取的第二设定字节数据写入所述缓存；在逻辑控制器完成读操作后，通过所述数据访问通道从所述缓存中读取所述第二设定字节数据。

优选地，所述由逻辑控制器从所述缓存中读取第一设定字节数据，并将读取的第一设定字节数据写入同步NAND中包括：

逻辑控制器根据所述缓存中的数据，控制同步NAND的地址使能信号ALE、命令使能信号CLE和数据读写位置控制信号DQS；

逻辑控制器驱动对所述缓存的读使能信号有效，从所述缓存中读取第一设定字节数据；