[发明专利]一种上电复位电路有效
申请号: | 201110090370.5 | 申请日: | 2011-04-12 |
公开(公告)号: | CN102270979A | 公开(公告)日: | 2011-12-07 |
发明(设计)人: | 张敏;郑灼荣 | 申请(专利权)人: | 建荣集成电路科技(珠海)有限公司 |
主分类号: | H03K17/22 | 分类号: | H03K17/22 |
代理公司: | 广州市红荔专利代理有限公司 44214 | 代理人: | 王贤义 |
地址: | 519015 广东省珠海*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 复位 电路 | ||
1.一种上电复位电路,其特征在于,包括两部分电路:
第一部分电路包括:
第一NMOS晶体管,它的栅极电压由低电压源VDD_L控制;
电阻,连接第一NMOS晶体管的源极和电源VSS,其中VDD_L≥VSS;
一个或多个串联二极管,连接高电压源VDD_H和第一NMOS晶体管的漏极,其中VDD_H≥VDD_L;
第二部分电路包括:
第一PMOS晶体管,它的源极连接到低电压源VDD_L上;
第二PMOS晶体管,它的源极连接到第一PMOS晶体管的漏极;
第二NMOS晶体管,它连接第二PMOS晶体管的漏极和电源VSS,第二NMOS晶体管的栅极、第一PMOS晶体管的栅极和第二PMOS晶体管的栅极共同连接到第一NMOS晶体管的源极;
反相器,它的输入端连接到第二PMOS晶体管的漏极或第二NMOS晶体管的漏极,同时反相器形成一个输出信号RSTB,用来响应高电压源VDD_H和低电压源VDD_L的开启和关闭。
2.根据权利要求1所述的一种上电复位电路,其特征在于:其中第二部分电路中还包括有第三PMOS晶体管,它的栅极连接到反相器的输入端,源极连接到第一PMOS晶体管的漏极,漏极连接到电源VSS。
3.根据权利要求1所述的一种上电复位电路,其特征在于:所述反相器由低电压源VDD_L和电源VSS供电。
4.根据权利要求1所述的一种上电复位电路,其特征在于:如果高电压源VDD_H和低电压源VDD_L的电压等于或高于自身预设电压值,则反相器的输出电压固定与低电压源VDD_L的电压相等。
5.根据权利要求1所述的一种上电复位电路,其特征在于:所述一个或多个串联二极管是以二极管形式连接的PMOS晶体管。
6.一种上电复位电路,其特征在于,包括两部分电路:
第一部分电路包括:
一个或多个共源共栅连接的NMOS晶体管,其中第一NMOS晶体管的栅极电压由低电压源VDD_L控制;
电阻,连接第一NMOS晶体管的源极和电源VSS,其中VDD_L≥VSS;
一个或多个串联二极管,连接到高电压源VDD_H和第一NMOS晶体管的漏极,其中VDD_H≥VDD_L;
第二部分电路包括:
第一PMOS晶体管,它的源极连接到低电压源VDD_L;
第二PMOS晶体管,它的源极连接到第一PMOS晶体管的漏极;
第二NMOS晶体管,它连接第二PMOS晶体管的漏极和电源VSS,第二NMOS晶体管的栅极、第一PMOS晶体管的栅极和第二PMOS晶体管的栅极共同连接到第一NMOS晶体管的源极;
反相器,它的输入端连接到第二PMOS晶体管的漏极或第二个NMOS晶体管的漏极。
7.根据权利要求6所述的一种上电复位电路,其特征在于:在一个或多个串联二极管与第一NMOS晶体管之间,还包括第三NMOS晶体管,它的栅极由中间值电压源VDD_M控制,其中VDD_H ≥VDD_M≥VDD_L。
8.根据权利要求6所述的一种上电复位电路,其特征在于:如果高电压源VDD_H、中间值电压源VDD_M和低电压源VDD_L的电压等于或高于自身预设电压值,则反相器的输出电压固定与VDD_L相等。
9.根据权利要求6所述的一种上电复位电路,其特征在于:第二部分电路中还包括第三PMOS晶体管,它的栅极连接到反相器的输入端,源极连接到第一PMOS晶体管的漏极,漏极连接到电源VSS。
10.根据权利要求6所述的一种上电复位电路,其特征在于:所述一个或多个串联二极管是以二极管形式连接的PMOS晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于建荣集成电路科技(珠海)有限公司,未经建荣集成电路科技(珠海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110090370.5/1.html,转载请声明来源钻瓜专利网。