[发明专利]一种上电复位电路

说明书

技术领域

本发明涉及一种对多个电压源的集成电路提供上电复位功能的电路。

背景技术

现今，对于电子器件集成电路来说，一般都包括一个上电电路系统。电子器件上电过程是提供一个VDD电压，器件电压从0V升到阈值电压（3.3V），在这个期间，由于电子器件可能延续之前逻辑状态，因此它的当前逻辑状态是不确定的。不确定的内在逻辑状态可能导致集成电路不可预知的行为，影响器件的正常功能。一个上电复位电路（POR）可以提供复位信号来复位器件的内部锁定或翻转，以便在上电期间更好的定义逻辑状态，从而保证了器件正常工作。

一个传统的POR电路（如图1）包含一个施密特触发电路110，这个POR电路由P12、P13、N12、N13四个晶体管，一个稳定的电容CO，一个PMOS晶体管电流源P11，一个由R1和R2组成的分压电阻，和一个NMOS晶体管N1组成，在PORB节点输出一个信号用来复位一个电子器件的内部逻辑。晶体管P11可以提供从VDD到分压电阻的源电流，晶体管N1可以在S2节点产生一个触发信号给施密特电路110，这个施密特电路110可以过滤电压波动，同时钳住上电时PORB节点的输出电压值，PORB节点的初始值为低电平。

在上电过程中，VDD从低电平上升到预设电压3.3V，晶体管P11和P12的栅极开始都为0V，因此P11和P12导通，电流流过P11在S1节点产生一个电压，该点电压值通过公式VIN *R2/(R1+R2)计算得到，其中VIN是P11的漏极电压。电流通过P12在S2节点产生一个电压，该点电压跟随VDD的升高。当S1为VDD的电阻分压值时，S2节点电压高于S1节点电压。当S2节点电压达到晶体管N13的阈值电压时，N13导通。此时PORB节点电压钳位在0V。当VDD继续上升，晶体管N1栅极电压达到它的阈值电压，N1导通，同时拉低S2节点电压。此时，P12导通，P12和N1在S2节点处形成一个阻抗分压。如果把N1尺寸设计得比P12大很多，可以轻易将S2节点拉低到0V。此时N13关断，P13导通，导致PORB节点从逻辑低变到逻辑高。PORB为逻辑高时，则P12关断，N12导通，P11关断。因此阻止了直流电流流过阻抗分压，同时使功耗最小。

近年来，越来越多的集成电路由多个电压源供电，这些电压源提供相等或不相等的电压值，集成电路的逻辑部分可能是需要1.8V电压，而IO部分可能需要3.3V电压，模拟模块可能需要3.3V或其他值的电压。对于这种多个电压源的集成电路，传统的POR电路无法实现其上电复位功能。另外，当这些电压源以不同次序逐一打开，传统的POR电路也不能适当的实现其上电复位功能。因此，需要一个对多电压源的集成电路提供上电复位功能的电路。

发明内容

本发明所要解决的技术问题是克服现有技术的不足，提供一种对多电压源的集成电路提供上电复位功能的上电复位电路。

本发明的第一个技术方案是：一种上电复位电路包括两部分电路：

   第一部分电路包括：

       第一NMOS晶体管，它的栅极电压由低电压源VDD_L控制；

       电阻，连接第一NMOS晶体管的源极和电源VSS，其中VDD_L≥VSS；

       一个或多个串联二极管，连接高电压源VDD_H和第一NMOS晶体管的漏极，其中VDD_H≥VDD_L；

   第二部分电路包括：

       第一PMOS晶体管，它的源极连接到低电压源VDD_L上；

       第二PMOS晶体管，它的源极连接到第一PMOS晶体管的漏极；

       第二NMOS晶体管，它连接第二PMOS晶体管的漏极和电源VSS，第二NMOS晶体管的栅极、第一PMOS晶体管的栅极和第二PMOS晶体管的栅极共同连接到第一NMOS晶体管的源极；

       反相器，它的输入端连接到第二PMOS晶体管的漏极或第二NMOS晶体管的漏极，同时反相器形成一个输出信号RSTB,用来响应高电压源VDD_H和低电压源VDD_L的开启和关闭。

在第一部分电路中，需要一个或多个相串联的连接于高电压源VDD_H和第一NMOS晶体管漏极之间的二极管，这里的一个或多个二极管也可以用以二极管形式连接的PMOS晶体管代替。

在第二部分电路中，可以更进一步包括第三PMOS晶体管，它的栅极连接到反相器的输入端，源极连接到第一PMOS晶体管的漏极，漏极连接到电源VSS。