[发明专利]覆晶封装方法

说明书

技术领域

本发明涉及集成电路封装技术，尤其涉及一种覆晶封装方法。

背景技术

随着集成电路密集度的增加，芯片的封装技术也越来越多样化，由于覆晶封装技术(Flip Chip Interconnect Technology，简称FC)具有缩小芯片封装体积及缩短信号传输路径等优点，目前已经广泛应用于芯片封装领域，其中如芯片尺寸封装、芯片直接贴附封装以及多芯片模块封装等形态的封装体，均可以利于覆晶封装技术达到封装芯片的目的。

覆晶封装技术是将裸晶(bar die)以表面朝下的方式与基板进行接合。具体过程为，在芯片的表面设置多个焊垫，并在焊垫上形成凸块(bump)，之后将芯片翻转，通过热压合等技术，使芯片上的多个凸块与线路基板上的线路电性连接及机械性连接，之后即可通过线路基板的内部线路实现芯片与外界电子装置的电性连接。

在液晶显示器电路封装领域，目前采用的较多的是卷带式薄膜覆晶封装(Chip on film，简称COF)，这种覆晶封装技术是采用软性线路基板作为封装芯片的载体，即采用软性线路基板作为上述线路基板，之后通过热压合技术，将芯片上的凸块与软性线路基板的内引脚接合。

芯片上的凸块与软性线路基板的内引脚连接后，出于可靠性考虑，还需在软性线路基板与芯片的间隙内填入底胶，即封胶，将接点所受到的应力分散至胶体，以降低接点所受到的应力，从而便可减少接点破裂，并抑制破裂的延伸，以延长接点的寿命，同时由于底胶为绝缘物质，从而可防止接点间因存在杂质而造成凸块短路的情况。由于底胶可有效的提升接合的可靠性，因此在覆晶封装过程中，填充底胶为一个不可忽略的过程。

现有技术中填充底胶的方法为，在芯片的长边单侧涂胶，之后依靠虹吸作用，即利用液体在芯片与软性线路基板间微细孔隙所形成的毛细压力作为驱动力，对芯片其它边的内引脚进行包裹，具体如图1所示，但是在实际生产中发现，由于仅在芯片一侧涂胶，导致芯片的其它三个边的区域均为风险区域，存在的具体风险及现有方法的缺点如下：

填充缓慢，在毛细压力的驱动下，填充时间约与距离的平方成正比，同时还与底胶的温度有关，如一个7mm²的芯片，填充底胶的时间可能为数分钟到几十分钟不等，因此，为了使胶材充分渗透到芯片的另一侧，就需要足够的渗透时间，这必然会影响封胶的效率；

由于虹吸作用的压力有限，并且渗透过程受到多种因素的影响，如芯片长度和宽度、凸块间距、凸块的压痕深度、胶材的渗透性能及温度、夹具(Jig)的温度、针头的内外径、软性电路基板(即卷带Tape)的材质和线路设计、软性电路基板的引脚保护层(SR)的材质等，在上述众多因素的影响下，导致填充完成后，除芯片涂胶一侧外，其它的三边的封胶范围内很容易出现气泡、包覆不良和剥离强度不足等现象。

其中，气泡是指在芯片与软性电路基板之间的胶材内出现空洞的现象，封胶范围内的气泡很可能在后续的加热过程中，造成封胶区域的爆米花效应(popcorn)，可使芯片线路与胶材之间出现分离的现象(即分层现象)，从而使封胶失效，或在封胶区域承受应力时，因应力集中而加速破坏，进而使封胶失效，从而直接影响覆晶封装的良率、产品的可靠性以及缩短使用寿命，并且，由于气泡的存在，两个凸块之间因缺少封胶，而由导电杂质将两个凸块连通，进而使两个凸块间短路，使芯片运行异常，影响使用；包覆不良是指芯片的内引脚没有完全被胶材包覆住而裸露在空气中，剥离强度是指芯片的短边与软性电路基板剥离所需的力，包覆不良和剥离强度不足都会影响覆晶封装的效果。

发明内容

为解决上述技术问题，本发明提供了一种覆晶封装方法，通过改变涂胶路径，解决了现有技术的问题，节省了封胶的时间，提高了封胶效率，并且在一定程度上避免了封胶区域的气泡、包覆不良和剥离强度不足等现象。

为解决上述问题，本发明实施例提供了如下技术方案：

一种覆晶封装方法，包括：

将芯片的凸块与线路基板的引脚接合后，在所述芯片的四周进行涂胶，其中，涂胶顺序为沿芯片周长的顺时针或逆时针方向，且至少先在所述芯片的第一道长边一侧涂布胶材，待胶材从芯片下方渗出后，再在所述芯片的第二道长边一侧涂布胶材。

优选的，所述芯片四周的涂胶路径为四个顶角处为弧形的矩形。

优选的，所述涂胶路径与所述芯片四边的距离为240μm-260μm。

优选的，所述芯片的第一道长边为芯片的输出端，第二道长边为芯片的输入端。