[发明专利]金属铜与镍硅化合物的的叠层接触结构及其制备方法

说明书

技术领域

本发明属于微电子技术领域，具体涉及一种用于铜与镍硅化合物直接接触的叠层结构及其制备方法。

背景技术

当今半导体器件不断朝着高效化、小型化的方向进步，作为半导体产业支柱的CMOS器件更是沿着摩尔定律的方向飞速发展。由于器件集成度的提升，器件的高速度、低功耗等一直是CMOS器件所要解决的重要问题，为此，人们不断探究改善这些问题的工艺方法，其中很多成熟方案被应用于工业化生产当中。

CMOS工艺的发展进步体现在整个工艺过程的各个方面。对于现代CMOS后端工艺中的互连工艺，铝互连工艺已经逐步被铜互连工艺所取代，因为铜电阻率较小，且具有更好的抗电迁移特性。另外，与铝互连线相比，铜互连线的寄生电容要小，具有同等甚至更强的电流承载能力，这意味着采用铜互连后，器件内的互连导线的功率损耗更小，器件可以做的更小、更密集且更稳定。

对于传统的CMOS后端工艺中的通孔填充材料，一般采用钨塞，这是由于与铝塞相比，钨塞的淀积具有更好的保形性，可以更好地填充通孔，且钨具有良好的热稳定性和抗电迁移特性。不过，在铜互连工艺日益成熟的今天，铜塞与钨塞相比却有更大的优越性。首先，铜的电镀技术具有深镀能力，可以良好的填充通孔，且铜亦具有高的熔点和热稳定性，因此铜塞可以具备钨塞所具有的优点。进一步，铜塞由于其低的电阻，高的导电性，因此可以很好地降低通孔的功率损耗，从而降低整个器件的功耗，提升器件速度，为提升芯片的集成度和稳定性提供了有利条件。因此采用铜塞替代钨塞具有很好的产业化前景。然而，铜互连本身也具有一些限制因素，很严重的一个问题来自于铜在介质中的快速扩散能力，这说明在电镀铜之前需要在通孔内首先形成铜的扩散阻挡层。而另一方面，对于CMOS第一层互连的通孔填充，由于该级通孔与MOSFET源/漏/栅极的镍硅化合物电极直接相连，而镍硅化合物的热稳定性不佳，如何保证铜的扩散阻挡层与镍硅化合物的稳定接触也是一件相当困难的问题，亟待人们去解决。因此，设计合适的铜与镍硅化合物的稳定接触结构，将成为铜塞在填充通孔方面应用需要克服的重大问题，对该接触结构的研究和探索具有深远的意义。

发明内容

本发明的目的在于提出一种能够提升金属铜与镍硅化合物接触热稳定性的叠层接触结构。

本发明提出的叠层接触结构，为依次迭合的两层薄膜结构；第一层薄膜，采用钽（Ta）材料，第二层薄膜，采用氮化钽（TaN）材料，作为铜的扩散阻挡层；其中，第一层的钽材料与镍硅化合物以及介质层直接接触，第二层的氮化钽（TaN）材料与铜金属直接接触。该叠层接触结构具体可描述为Cu/TaN/Ta/NiSi。

本发明提出的叠层接触结构，还可以是依次迭合的三层薄膜结构，即在上述两层薄膜的基础上再有一层钽（Ta）材料，作为第三层薄膜；这时，该第三层的钽材料与铜金属直接接触。该叠层接触结构具体可描述为Cu/Ta/TaN/Ta/NiSi。

本发明提出的能够提升金属铜与镍硅化合物接触热稳定性的叠层接触结构，其核心在于第一层钽与镍硅化合物的直接接触可以提高镍硅化合物的热稳定性，第二层扩散阻挡层氮化钽可以良好地阻挡铜的扩散，而可选的第三层钽则可以提高与金属铜的粘附特性。因此，该叠层结构可以很好地提高铜与镍硅化合物接触的稳定性，也可以起到良好地阻止铜金属扩散的作用。

本发明提出的叠层接触结构的制备方法，具体步骤为：

1、基于已经完成CMOS全部前道器件工艺、需要进行第一层金属互连的CMOS样品。已完成了通孔的刻蚀，通孔线宽50nm~5um，预备进行通孔的填充，通孔下部为裸露的（源/漏/栅）镍硅化合物，通孔侧面一般为常用的磷硅玻璃或硼磷硅玻璃；

2、利用PVD技术在通孔中淀积钽材料作为第一层；

3、利用PVD技术在通孔中淀积氮化钽材料作为第二层；

4、利用PVD技术在通孔中淀积钽材料作为第三层（根据Cu/Ta/TaN/NiSi与Cu/TaN/Ta/NiSi两种叠层结构设计的不同，该步工艺为可选步骤）；

5、利用PVD技术在通孔中淀积铜籽晶层；

6、利用电镀技术在通孔中填充金属铜。

本发明方法中，第一层扩散阻挡层采用的钽材料厚度为1~10nm；

本发明方法中，第二层扩散阻挡层采用的氮化钽材料厚度3~10nm；

本发明方法中，第三层扩散阻挡层采用的钽材料厚度为1~10nm，该层为可选层。