[发明专利]一种沟槽MOS结构半导体装置及其制备方法

说明书

技术领域

本发明涉及到一种沟槽MOS结构半导体装置，其是超级势垒整流器的基础结构，可以用来制造超级势垒整流器等半导体器件，本发明还涉及一种沟槽MOS结构半导体装置的制备方法。

背景技术

具有沟槽MOS结构的半导体器件，已成为器件发展的重要趋势，不断降低成本的要求和功率器件对电流密度电性能不断提高的要求成为器件发展的重要趋势。

传统超级势垒整流二极管剖面图如图3所示，垂直沟槽整个内壁生长有栅氧5，沟槽内填充有栅极多晶硅6，沟槽边侧的硅体内从上往下设置有源区4、体区3和漏区2，上层表面金属10将栅极多晶硅6、源区4和体区3并联构成器件的阳极，下表面金属层11连接器件的衬底层1构成器件的阴极。传统超级势垒整流二极管源区4和漏区2之间体区的长度决定着器件的反向击穿电压的大小。随着源区4和漏区2之间体区长度的增加，器件的反向击穿电压也将升高，同时也大大地增加了器件正向导通时的导通电阻。

发明内容

本发明是根据此问题而开发的，目的在于提高器件的反向击穿电压的同时，相对传统超级势垒整流二极管可以减少器件的正向导通电阻。

本发明提供一种沟槽MOS结构半导体装置及其制备方法，此半导体装置是制造一种新型超级势垒整流二极管的基础结构。

一种沟槽MOS结构半导体装置，包括：沟槽内壁生长有栅氧，沟槽内填充有栅极介子；沟槽之间半导体材料整个上部设置有P型半导体材料体区；在P型半导体材料体区下部为N型半导体材料漏区；沟槽边侧体区内上部设置有N型半导体材料源区；在沟槽边侧体区内，源区下部漏区上部设置有N型半导体材料无源区。其中所述的在沟槽边侧体区内源区下部漏区上部的无源区可以是多个相互分离的无源区，被垂直设置在沟槽边侧体区内，无源区与无源区之间为P型半导体材料体区；其中所述的源区与无源区之间为P型半导体材料体区，漏区与无源区之间为P型半导体材料体区，沟槽内填充栅极介子为多晶硅。

本发明的MOS结构半导体装置的制备方法，其特征在于：包括如下步骤：1)对在衬底上长有外延层的硅片进行体区杂质扩散，并进行扩散推进，在外延层上方形成体区；2)在硅片表面形成硬掩模版，在待形成沟槽区表面去除硬掩模版；3)在所形成窗口区进行N型杂质扩散；4)在所形成窗口区一次刻蚀半导体材料形成沟槽；5)注入N型杂质，然后退火；6)经行二次刻蚀半导体材料，形成更深的沟槽；7)在沟槽内壁的半导体材料表面生长栅氧；8)进行多晶硅淀积，对多晶硅进行回刻蚀；9)进行源区和体区表面钝化层腐蚀；10)表面淀积金属，将源极、体区和栅极并联形成器件阳极。其中体区杂质扩散使用注入方法实现，注入分为两次进行，一次注入推进为形成体区，二次注入为形成体区表面的欧姆接触区。同时一次刻蚀半导体材料的深度小于体区的结深。

应用本发明的沟槽MOS结构半导体装置及其制备方法以制造超级势垒整流二极管为例，在器件的源区和漏区之间的体区中加入N型半导体材料无源区，从而增加源区和漏区之间长度，可以提高器件的反向击穿电压，同时也可以减少源区和漏区之间P型半导体材料体区3的长度，因此在器件加正向偏压时，在沟槽边侧的P型半导体材料体区的实际反型半导体材料长度也将减少，从而降低了器件的正向导通电阻，从而降低了器件在一定电流密度下的正向压降，实现了器件电参数的优化。与传统超级势垒整流二极管相比，在相同反向击穿电压的情况下，可大大降低器件的导通电阻，或者也可理解为在一定电流密度条件下具有相同的正向压降时，本发明的沟槽MOS结构半导体装置具有更高的反向击穿压降。

附图说明

图1为本发明的沟槽MOS结构半导体装置应用于制造一种超级势垒整流二极管的剖面示意图；

图2为常规沟槽MOS结构功率整流二极管的剖面示意图；

图3为本发明一种实施方式工艺第七步的剖面示意图；

图4为本发明一种实施方式工艺第八步的剖面示意图。

其中，1、衬底层；2、漏区；3、体区；4、源区；5、栅氧；6、栅极多晶硅；7、无源区；8、热氧化氧化层；9、氮化硅层；10、上表面金属层；11、下表面金属层。

具体实施方式

图1为本发明的沟槽MOS结构半导体装置及制备方法应用于制造一种超级势垒整流二极管的剖面示意图，下面结合图1详细说明本发明的半导体装置及其制备方法。