[发明专利]一种用于双刻蚀阻挡层技术的应变硅工艺集成方法有效

专利信息
申请号: 201110099265.8 申请日: 2011-04-20
公开(公告)号: CN102420165A 公开(公告)日: 2012-04-18
发明(设计)人: 朱骏;张旭昇 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L21/762 分类号: H01L21/762
代理公司: 上海新天专利代理有限公司 31213 代理人: 王敏杰
地址: 201210 上海市浦*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 用于 刻蚀 阻挡 技术 应变 工艺 集成 方法
【权利要求书】:

1.一种用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,在一半导体器件所包含的NMOS晶体管栅电极外、侧墙隔离层之上及其器件离子注入区域上覆盖一层第一应力膜,在半导体器件所包含的PMOS晶体管栅电极外、侧墙隔离层之上及其器件离子注入区域上覆盖一层第二应力膜,其中所述第一应力膜和所述第二应力膜有交界的重叠区域;在覆盖重叠区域的绝缘氧化层薄膜及所述重叠区域进行刻蚀,形成贯穿绝缘氧化层薄膜及重叠区域的第一类通孔;之后,刻蚀覆盖PMOS器件、NMOS器件有源区之上的第一应力膜、第二应力膜及绝缘氧化层薄膜,并同时蚀刻覆盖NMOS晶体管栅电极的第一应力膜和覆盖PMOS晶体管栅电极的第二应力膜及绝缘氧化层薄膜,形成分别接触NMOS晶体管栅电极、PMOS晶体管栅电极、PMOS器件有源区、NMOS器件有源区第二类通孔。

2.根据权利要求1所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,所述第一应力膜为覆盖NMOS晶体管栅电极外、侧墙隔离层及其器件离子注入区域上的张应力膜。

3.根据权利要求1所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,所述第二应力膜为覆盖PMOS晶体管栅电极外、侧墙隔离层及其器件离子注入区域上的压应力膜。

4.根据权利要求1所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,在覆盖所述第一应力膜、所述第二应力膜绝缘氧化层薄膜及绝缘氧化层薄膜上进行光刻。

5.根据权利要求4所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,之后,在覆盖所述第一应力膜、所述第二应力膜绝缘氧化层薄膜及绝缘氧化层薄膜上进行刻蚀。

6.根据权利要求5所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,最后,将刻蚀形成的第二类通孔进行清洗。

7.根据权利要求6所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,将所述第二类通孔进行第二次的光刻、刻蚀和清洗。

8.根据权利要求1所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,在覆盖所述第一应力膜和所述第二应力膜有交界的重叠区域上进行淀积。

9.根据权利要求8所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,在覆盖所述第一应力膜和所述第二应力膜有交界的重叠区域绝缘氧化层薄膜及其绝缘氧化层薄膜上进行光刻。

10.根据权利要求9所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,之后,在覆盖所述第一应力膜和所述第二应力膜有交界的重叠区域绝缘氧化层薄膜及其绝缘氧化层薄膜上进行刻蚀。

11.根据权利要求10所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,最后,将刻蚀形成的第一类通孔进行清洗。

12.根据权利要求11所述用于双刻蚀阻挡层技术的应变硅工艺集成方法,其特征在于,将所述第一类通孔进行第二次的光刻、刻蚀和清洗。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110099265.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top