[发明专利]包含绝缘体上硅结构体中的场效应晶体管的半导体器件

权利要求书

1.一种半导体器件，所述半导体器件包含

绝缘体上半导体SeOI结构体、特别是绝缘体上硅SOI结构体，所述结构体含有基片、所述基片上的氧化物层和所述氧化物层上的半导体层、特别是单晶硅层；以及

场效应晶体管FET，其中所述FET包含

所述基片中的通道区；

电介质，所述电介质是所述绝缘体上半导体结构体的所述氧化物层的至少一部分；和

栅，所述栅至少部分地是所述绝缘体上半导体结构体的半导体层的第一部分。

2.如权利要求1所述的半导体器件，其中所述电介质是栅电介质并且所述栅是栅电极，所述栅电极特别地还包含所述绝缘体上半导体结构体的半导体层的第一部分上的多晶硅层。

3.如权利要求1所述的半导体器件，其中所述FET是浮置栅FET，并且所述电介质是隧道电介质，并且所述栅是浮置栅。

4.如前述权利要求中任一项所述的半导体器件，所述半导体器件还包含另一FET，所述另一FET包含由所述绝缘体上半导体结构体的半导体层的第二部分制成的通道区和源极区和漏极区。

5.如权利要求4所述的半导体器件，其中所述SeOI结构体的半导体层的第一部分与所述SeOI结构体的半导体层的第二部分至少部分地相互重叠。

6.如权利要求5所述的半导体器件，其中所述SeOI结构体的半导体层的第一部分至少部分地形成所述其他FET的源极区或漏极区。

7.如前述权利要求中任一项所述的半导体器件，所述半导体器件还包含另外的FET，所述另外的FET包含由所述绝缘体上半导体结构体的半导体层的第三部分制成的通道区和源极区和漏极区。

8.如权利要求7所述的半导体器件，其中所述绝缘体上半导体结构体的半导体层的第一部分不同于所述绝缘体上半导体结构体的半导体层的第三部分，并且所述第一部分还包含将所述含有电介质的FET与所述另外的FET分离的绝缘体区、特别是浅沟槽隔离区，所述电介质由所述绝缘体上半导体结构体的氧化物层的一部分制成。

9.一种制造半导体器件的方法，所述方法包括

提供绝缘体上半导体SeOI结构体，所述结构体含有基片、所述基片上的氧化物层和所述氧化物层上的半导体层；

形成所述半导体层上的多晶硅层从而获得SeOI结构体上的多晶硅；和

对所述SeOI结构体上的多晶硅进行蚀刻，从而形成FET，所述FET包含所述基片中的通道区、由所述SeOI结构体的氧化物层的一部分制成的栅电介质、以及至少部分地由SeOI结构体的半导体层的第一部分和所述半导体层上形成的多晶硅层的一部分制成的栅电极。

10.一种制造半导体器件的方法，所述方法包括

提供绝缘体上半导体SeOI结构体，所述结构体含有基片、所述基片上的氧化物层和所述氧化物层上的半导体层；

在所述半导体层上形成电介质层；

在所述电介质层上形成多晶硅层从而获得多层结构体；和

对所述多层结构体进行蚀刻，从而形成浮置栅FET，所述浮置栅FET包含所述基片中的通道区、由所述SeOI结构体的氧化物层的一部分制成的隧道电介质、由所述SeOI结构体的半导体层的第一部分制成的浮置栅、由形成于所述半导体层上的电介质层的一部分制成的栅电介质和包含形成于所述电介质层上的多晶硅层的一部分的栅电极。

11.如权利要求9所述的方法，所述方法还包括以下步骤

在所述SeOI结构体上形成掩模层；

形成通过所述掩模层的浅沟槽隔离区，所述浅沟槽隔离区延伸至基片并且将所述SeOI结构体的第一区域与所述SeOI结构体的第二区域分隔；

从所述SeOI结构体的第二区域去除所述掩模层；

随后在所述SeOI结构体的第二区域上形成电介质层；

在所述电介质层上形成金属层；和

从所述SeOI结构体的第一区域去除所述掩模层；和

蚀刻所述第二区域中的所述金属层、所述电介质层和所述SeOI结构体，从而形成所述SeOI结构体的第二区域中的MOSFET；并且其中

在所述SeOI结构体的第一区域中的所述半导体层上形成多晶硅层，从而在SeOI结构体上和所述金属层上获得多晶硅。