[发明专利]一种基于欧姆接触的铁电薄膜电容及其制备方法

说明书

技术领域

 本发明涉及微电子器件以及系统级封装集成技术领域，具体涉及一种基于欧姆接触的铁电薄膜电容及其制备方法。

背景技术

长期以来，微电子封装技术一直追随着集成电路的发展而前进，新一代集成电路的出现就会有相关的微电子封装技术和工艺与之相匹配。但在电子信息技术飞速发展的今天，芯片的特征尺寸不断地减小，致使一直引领IC产业发展的摩尔定律也遇到了前所未有的技术瓶颈。与此同时，系统级封装(SiP)等微电子封装技术的出现和发展使得封装技术的角色已不仅仅是追逐集成电路的发展，而是与集成电路技术一同致力于解决电子产品小型化、多功能、集成化所存在的众多问题。

通常SiP是指在一个封装中组合或堆叠多种IC芯片和多种电子元器件，可通过键合、倒装芯片、堆叠器件、埋入器件或多层封装等多种技术的组合来达到高的功能密度和小的封装尺寸。系统级封装是一个庞大的系统工程，是多学科交叉的研究领域，其中，无源器件埋入技术，即将包括电容、电阻、电感在内的电子元器件埋入到封装基板内的工艺技术，是系统级封装领域中的关键技术之一，成为缩小封装尺寸、提高封装性能的主要技术手段，并为电子产品小型化、集成化提供解决方案。目前在埋入技术中，电容的埋入已经成为主要的研究热点。

如图1所示，目前的埋入式电容主要是采用传统的金属-绝缘体-金属(MIM)薄膜电容结构，以铜箔11作为电极，以聚合物基体添加高介电常数无机物颗粒作为中间电介质层12，整个埋入式电容可以被看成一个双面覆铜板，因而能够很好地兼容PCB和封装基板的工艺流程。但是，对于MIM有机无机复合薄膜电容，由于有机聚合物基体的存在，使其介电常数的提高较为困难，通常是在10-50的范围内，此外复合材料本身的性质和成膜工艺技术的限制，使其厚度很难降到10μm以下，这些因素限制了这种埋入式电容的电容密度的提高。在小的电容密度下，要提高电容值，就需要获得较大的电极面积，因此复合薄膜电容主要应用于尺寸相对较大的PCB埋入技术上，而其在尺寸相对较小的封装基板方面的应用则受到较大的限制。另一方面，复合薄膜电容的低电容密度也决定了其埋入形式为平面共容方式，而很难实现分立式埋入电容的广泛应用。

发明内容

为了解决上述问题，本发明的目的在于提供一种基于欧姆接触的铁电薄膜电容，由于获得较大的电容密度，可实现分立式埋入电容，而且便于电极的引出和连接，提高了同电路板工艺的兼容性。

本发明的另一目的在于提供一种基于欧姆接触的铁电薄膜电容的制备方法。

为了达到上述目的，本发明采用的技术方案如下：

一种基于欧姆接触的铁电薄膜电容，所述铁电薄膜电容包括：

下部电极；

设置于所述下部电极上的硅基底；

设置于所述硅基底上的铁电薄膜电介质层；

设置于所述铁电薄膜电介质层上的上部电极；

所述下部电极与所述硅基底之间形成欧姆接触。

上述方案中，所述硅基底与所述铁电薄膜电介质层之间设有导电缓冲层。

上述方案中，所述导电缓冲层为金属薄膜或导电氧化物薄膜或由金属薄膜和导电氧化物薄膜组成的叠层薄膜。

上述方案中，所述下部电极由金属和/或金属合金组成，包括并不限于铝、铂、银、金、钛、钼、镍、钨、铬、钯、钛钨合金、钛铝合金、镍铬合金、钨钼合金、钛金合金中的一种或多种。

上述方案中，所述硅基底的掺杂浓度大于10¹⁶cm^-3。

上述方案中，所述铁电薄膜电介质层是由一种铁电材料组成的单相薄膜或由多种铁电材料组成的多相叠层薄膜。

上述方案中，所述铁电薄膜电介质层的厚度为0.1μm～2μm。

上述方案中，所述铁电材料包括并不限于钛酸钡、钛酸锶、钛酸锶钡、钛酸铅、锆钛酸铅、钛酸镧铅、铁酸铋、钛酸铋、锡钛酸钡、钛酸钙、铌镁酸铅或铌酸锶钡。

上述方案中，所述上部电极由金属构成，包括并不限于铜、铝、铂、银、金、钛、钼、镍、钨、铬、钯中的一种或多种。

一种基于欧姆接触的铁电薄膜电容的制备方法，所述制备方法包括以下步骤：

步骤（1） 将硅基底进行掺杂处理，掺杂浓度大于10¹⁶cm^-3；

步骤（2） 在所述硅基底上通过溅射、溶胶-凝胶、金属有机化学气相沉积或脉冲激光沉积等方法形成铁电薄膜电介质层的工序；

步骤（3） 在所述铁电薄膜电介质层上通过溅射法或蒸发法形成上部电极的工序；