[发明专利]一种应变动态随机存储器存储单元结构及制作方法

说明书

所属技术领域

本发明涉及半导体材料中应变增强晶体管结构及制作方法，特别是DRAM基本单元的结构及制作方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，以下简称DRAM)是一类易失存储器，在计算机中用来存储数据的模块，其读写数据的精度和速度非常重要。DRAM由于其高集成度，一直以来都是最先进技术首先应用的产品，如手机，个人计算装置，个人声音系统等。除尺寸的连续减小和便携性增加外，还要求装置具有越来越多的计算功能和大的存储容量，然而，由于该类便携装置多为电池供电，要求系统的功耗尽可能小以增加待机时间。为适应电子装置日益轻、小、薄的要求，DRAM存储单元已经变得更加高度集成。即在有限的空间内集成尽可能多的DRAM存储单元，且功耗也相对越来越小。然而，高度集成的DRAM存储单元的技术面临几个极限。

传统的DRAM单元电容器(见图1.a)包括上极板A’和下极板B’和电容器绝缘介质层C’。该上极板A’和下极板B’共享重叠区域，且电容器绝缘介质层设置在该上下极板之间。电容器的电容值大小与重叠区域的面积呈正比，与极板间的有效间距成反比。DRAM的信息存储精度的另一个限制因素是漏电，因为电容器和开关晶体管都存在一定的漏电，因此存储单元在其电容器两极板间电势差降到一定程度之前需要定期的刷新，以保证存储信息的准确性。如果漏电过大，则会限制存取的速度和功耗。因此如何提升DRAM单元电容器的电容值和减小漏电成为DRAM的关键技术之一。

图1.b给出了现行DRAM存储单元基本单元结构电路图，通过对单元电容C_cell充放电将需存储的信号V_signal存储于单元电容C_cell之中，当字线电平V_WL为高时，开关管S导通，信号可通过开关S，经由位线读出，位线电压V_BL就是读出的存储信号。由于位线存在负载电容C_BL(也叫寄生电容)，所以V_BL＜V_signal。存入和读出信号电压关系为：

V_BL＝C_cell/(C_cell+C_BL)×V_signal

其中V_BL为位线读取电压，V_signal为存入信号时的存储电压，C_cell为存储单元电容，C_BL为负载电容；可见，提升单元电容值C_cell可减少存储信号的损耗，从而减小数据出错的几率，增大数据刷新的周期。

理想的单元电容可用式C_cell＝A×ε/d来描述，其中A为单元电容平板的面积，ε为绝缘介质层的介电常数，d为绝缘介质层的厚度。因此，目前提升电容有以下几种方法：1)减薄绝缘介质层厚度d，但由于量子效应等的限制，绝缘介质层减薄有一定的限制。当绝缘介质层过薄，栅漏电流增加，不仅增加存储器功耗，而且会导致存储的信息错误。2)采用高电介电常数(简称高k)栅介质，提升ε，但由于与传统DRAM工艺的不兼容等的限制，制造成本较高，而且由于界面特性不如传统的硅、二氧化硅的界面好，所以该技术尚未成熟。3)增加单元电容面积A，这会影响DRAM的集成度，虽然中国专利国(公开号CN 101142671A)公开的嵌入式DRAM能够在不增大占用芯片面积的情况下增大电容值，美国专利2004/01599909 A1公开的通过改善工艺来提升单位电容值，但都需要大大的增加工艺复杂度，增加制造成本。因此如何能在不改变现有工艺的情况下，又不增加太多成本时增大单元电容成为一个重要的课题。

发明内容

本发明的目的是在不改变现有工艺的情况下，能与现有制作DRAM存储单元工艺兼容，又不增加太多产品制造成本，制作出来的DRAM器件能减小电荷存储区材料的禁带宽度，增大电荷存储区的电荷密度，减小单元电容的等效绝缘介质间距，从而增大单元电容值，并可 在保证电容值一定的条件下，减小存储单元占用面积，增大DRAM的存储容量。