[发明专利]半导体结构及形成方法、PMOS晶体管及形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及形成方法、PMOS晶体管及形成方法。

背景技术

随着CMOS器件尺寸的不断减小，CMOS晶体管的短沟道效应以及载流子迁移退化效应日益突出。而随着对半导体器件性能要求的提高，对器件短沟效应的抑制能力以及对载流子迁移率的提升能力的需求也日益突出。

现有为了抑制器件的短沟道效应，通常采用的方法是提高衬底的掺杂浓度、增加源/漏轻掺杂区(LDD区)，或者在绝缘体上硅(SOI)结构中采用厚度更薄的硅衬底结构。但是，提高衬底的掺杂浓度会导致器件的阈值电压提高、增加LDD区则会增加器件的寄生电阻、采用厚度更薄的硅衬底结构会增加源/漏串联电阻的增加。

另一方面，当器件尺寸进入到100nm以下后，使得通过进一步缩小器件尺寸来改善器件的短沟效应变得更加困难。在现有技术中，在不降低器件尺寸的情况下，通常是采用应变硅技术，在沟道中引入应力，从而提高载流子(电子和/或空穴)的迁移率和提高晶体管器件的性能。所述应变硅技术的原理是：通过设计器件结构、改变器件材料以及工艺步骤，在晶体管沟道区引入应力，改变沟道区衬底的晶格结构，提高沟道中载流子的迁移率。

另一种提高载流子(电子和/或空穴)的迁移率和提高晶体管器件的性能的方法如中国专利申请号为200610164675.5的专利申请中公开的通过在衬底上形成的氮化硅层上注入杂质离子(例如，铬Ge)，这样可以降低氮化硅层的晶格常数，使氮化硅层的晶体结构发生改变，从而在氮化硅层产生面向栅极的压缩应力；然后该压缩应力通过缓冲氧化层传到衬底，使在沟道区中存在的硅晶格压缩，从而能够改善在沟道区内移动的载流子的迁移率。但是这样的方法不仅使得整个工艺流程较为复杂，而且离子注入工艺也会对衬底产生不良的影响。

因此，需要提供一种较好的技术方案来解决上述问题。

发明内容

本发明解决的问题是提供一种半导体结构及形成方法、PMOS晶体管及形成方法，提高在衬底的沟道区内载流子的迁移率，从而提高后续制作的晶体管器件的性能。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：提供绝缘体上硅衬底，所述绝缘体上硅衬底依次包括硅基底、绝缘埋层和顶层硅；刻蚀所述顶层硅至露出绝缘埋层，形成有源区；在有源区的顶层硅侧壁及顶部形成绝缘氧化层；进行热氧化处理，使顶层硅边缘向上弯曲。

可选地，所述热氧化处理的时间范围在5秒-4小时、温度范围在700-1050摄氏度。

可选地，所述热氧化处理工艺在炉热管中进行。

可选地，刻蚀所述顶层硅的方法是干法刻蚀。

可选地，所述绝缘埋层的材料为氧化硅。

可选地，形成绝缘氧化层的方法是快速热氧化处理。

一种半导体结构，包括绝缘体上硅衬底，所述绝缘体上硅衬底依次包括硅基底、绝缘埋层和顶层硅，所述顶层硅向上弯曲。

可选地，所述绝缘埋层的材料是氧化硅。

一种PMOS晶体管的形成方法，包括如下步骤：提供绝缘体上硅衬底，所述绝缘体上硅衬底依次包括硅基底、绝缘埋层和顶层硅；刻蚀所述顶层硅至露出绝缘埋层，形成有源区；在有源区的顶层硅侧壁及顶部形成绝缘氧化层；进行热氧化处理，使顶层硅向上弯曲；在所述顶层硅上依次形成栅介质层和多晶硅栅极；在所述多晶硅栅极两侧的顶层硅上形成侧墙；在所述多晶硅栅极和侧墙两侧的顶层硅内形成源/漏极。

可选地，所述热氧化处理的时间范围在5秒-4小时、温度范围在700-1050摄氏度。

可选地，所述热氧化处理工艺在炉热管中进行。

可选地，刻蚀所述顶层硅的方法是干法刻蚀。

一种PMOS晶体管结构，包括绝缘体上硅衬底，所述绝缘体上硅衬底依次包括硅基底、绝缘埋层和顶层硅，所述顶层硅向上弯曲；在所述顶层硅上依次形成有栅介质层和多晶硅栅极；在所述多晶硅栅极两侧形成有侧墙；在所述多晶硅栅极和侧墙两侧的顶层硅中形成有源/漏极。

与现有技术相比，本发明的技术方案具有以下优点：通过对绝缘体上硅(SOI)衬底上的顶层硅进行热氧化处理，使氧气分子与顶层硅中的边缘靠近绝缘氧化层处的硅原子充分反应，使所述顶层硅的体积增大，使顶层硅边缘向上翘曲，形成向上弯曲的顶层硅，增强了所述顶层硅的压缩应力。

进一步地，以边缘向上翘曲的顶层硅作为衬底制作PMOS晶体管，由于顶层硅内的压应力增强，使衬底沟道区内载流子(空穴)的迁移率也相应提高，从而提高了PMOS晶体管的性能。

附图说明

图1是本发明一种形成半导体结构具体实施方式的流程示意图；