[发明专利]半导体器件制作方法和SiGe HBT晶体管制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及的是一种半导体器件制作方法和SiGe(锗化硅)HBT(Heterojunction Bipolar Transistor，异质结双极型晶体管)晶体管制作方法。

背景技术

随着微电子应用技术的不断发展，传统硅晶体管的性能接近理论极限。作为未来微电子技术的基础新型晶体管正在得到研究和发展。硅锗(SiGe)异质结双极晶体管就是其中之一。SiGe异质结双极晶体管以低成本和高性能的潜质，受到市场的青睐。

SiGe工艺与Si器件工艺、BICMOS工艺兼容，因此在生产上更具有灵活性。而在同样的条件下，SiGe器件比Si器件频率高、速度快、噪声低、电流增益高，而且具有高速特性，适合于高频应用；与此同时，SiGe器件的制造成本低，SiGe器件更为环保、热传导性好、机械性能高。

在Si材料中引入Ge作为双极晶体管的基极，形成硅锗异质结双极晶体管，SiGe异质结双极晶体管在微波高速通讯系统等领域中的地位越来越重要，其最佳应用领域是无线通信手机的射频前端芯片、功率放大器模块及低噪声放大器。

现有技术中的SiGe HBT晶体管的典型结构参见图1所示，从下至上依次为：P-型Si衬底、N+型Si和N-型Si组成的集电极(C)3、P型SiGe基极(B)2、N+型多晶Si发射极(E)1，用作基极电极引出的P+型多晶Si层4，用作隔离的SiO₂层5，基极引线孔6，集电极引线孔7，器件之间横向的隔离结构8，减小集 电区串联电阻的埋层9。相关内容可参见公开号为CN101162730的中国专利申请。

但是在SiGe HBT晶体管及其制作方法的现有技术中，存在以下缺点：

1)现有技术在制备含有CMOS晶体管和SiGe HBT晶体管的半导体器件时，需要依次制作CMOS晶体管和SiGe HBT晶体管，从而增加了制备半导体器件的成本；

2)现有技术在制备SiGe HBT晶体管时，不能很好的实现基区和发射区的自对准。

发明内容

本发明解决的技术问题是，提供一种半导体器件制作方法和SiGe HBT晶体管制作方法，降低生产成本，实现SiGe HBT晶体管中基区和发射区的自对准。

为解决上述技术问题，本发明提供了一种半导体器件制作方法，包括：

提供衬底，所述衬底包括：CMOS衬底和HBT集电区，所述HBT集电区与所述CMOS衬底之间包括隔离结构，所述CMOS衬底的上表面与所述HBT集电区的上表面齐平；

在所述衬底上形成栅介电层；

在所述栅介电层上形成第一多晶硅栅层和第二多晶硅栅层，所述第一多晶硅栅层位于所述HBT集电区对应的部分或全部栅介电层上；所述第二多晶硅栅层位于所述CMOS衬底对应的部分栅介电层上，作为栅电极；

在所述栅电极的两端分别形成隔离侧壁；

在上述结构的整个上表面依次形成第一氧化层和阻挡层；

依次去除所述HBT集电区上的部分阻挡层及其下的第一氧化层、第一多 晶硅栅层和栅介电层，形成露出HBT集电区上表面的第一沟槽；且依次去除所述栅电极两侧的源/漏区域上的阻挡层、第一氧化层和栅介电层，形成露出源/漏区域的第二沟槽和第三沟槽；

在所述第一沟槽、第二沟槽和第三沟槽中形成SiGe层，分别作为基区、源抬高区和漏抬高区；

在所述基区上形成多晶硅发射区；

依次去除HBT集电区两端上的部分阻挡层及其下的第一氧化层，至露出所述HBT集电区两端上的部分第一多晶硅栅层的上表面，保留包围所述多晶硅发射区的阻挡层及其下的第一氧化层，形成SiGe HBT晶体管；且依次去除CMOS衬底上的阻挡层和第一氧化层，露出所述CMOS衬底上的源抬高区、漏抬高区和栅电极的上表面，形成CMOS晶体管。

可选地，所述半导体器件制作方法还包括：在所述第二多晶硅栅层的两端分别形成隔离侧壁时，在所述第一多晶硅栅层的两端也分别形成隔离侧壁。

可选地，所述半导体器件制作方法还包括：在所述第一沟槽中形成SiGe层后，在所述第一沟槽的侧壁形成第二氧化层。

可选地，所述形成SiGe层是采用选择性外延生长方法实现的。

可选地，所述选择性外延生长方法包括：分子束外延、超高真空化学气相沉积、低压化学气相沉积和减压化学气相沉积中的任一种。

可选地，所述半导体器件制作方法还包括：在露出所述CMOS衬底上的源抬高区、漏抬高区和栅电极的上表面后，对所述源抬高区和漏抬高区进行离子注入，形成源/漏极。