[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及一种半导体器件制造方法，特别是涉及一种使用四甲基氢氧化铵(TMAH)来均匀刻蚀非晶态伪栅极的方法。

背景技术

IC集成度不断增大需要器件尺寸持续按比例缩小，然而电器工作电压有时维持不变，使得实际MOS器件内电场强度不断增大。高电场带来一系列可靠性问题，使得器件性能退化。例如，栅氧化层不断减薄时，电场强度过大会引起氧化层击穿，形成栅极氧化层漏电，破坏栅介电层的绝缘性。为了减小栅极泄漏，采用高k栅介电材料来替代SiO₂作为栅极介电层。但是，高k栅介电材料与多晶硅栅极工艺不兼容，因此栅极常采用金属材料制成。

目前形成这种高k栅介电材料与金属栅极结构所采用的多位“后栅”工艺。具有浅沟槽隔离(STI)的衬底的沟道区上方形成有伪栅极结构，伪栅极结构周围形成有隔离侧墙，通过两次离子注入在隔离侧墙两侧形成有轻掺杂结构(LDD)的源漏区，整个结构上覆盖有层间介质层，去除伪栅极结构，在层间介质层留下的开孔中依次填充高k栅介电材料和金属栅极以构成最终的栅极结构。由于先沉积伪栅极，再形成金属栅极，因此这种工艺被称为后栅工艺，通常在沉积高k栅介电材料之后还要进行一次高温退火以消除高k栅介电材料中的缺陷。随后在层间介质层中对应于源漏区位置刻蚀形成接触孔，在接触孔中沉积金属的接触部，形成最终的半导体器件结构。

出于工艺兼容以及成本控制的考虑，通常用作伪栅极的材料为多晶硅。多晶硅伪栅极的刻蚀方法可以是等离子体干法刻蚀，但是该干法刻蚀耗时较多、工艺步骤繁多且成本较高，而伪栅极仅用于填充后栅空间所用，故出于成本考虑多采用湿法刻蚀多晶硅伪栅极。

当前硅的湿法刻蚀液多选用四甲基氢氧化铵(TMAH)，这是因为，首先，TMAH中不含金属离子，不会因为杂质金属离子对半导体器件造成损害，其次TMAH具有与KOH接近的腐蚀速度和选择比，腐蚀表面效果好，再次TMAH基本不腐蚀氧化硅和氧化氮，方便使用这两者用作刻蚀掩模，最后TMAH无毒无污染，操作方便。

但是，使用TMAH刻蚀硅材质的伪栅极存在一定缺陷。由于多晶硅的内部晶粒的晶格结构中(111)面的原子比(100)面排列更密，因此(111)面的腐蚀速度比(100)面小，在小尺寸器件上得到的沟槽可能为V形，不适合用于控制后期金属栅极的形状，特别是对于晶粒晶向分布不均匀时，各个区域内刻蚀速率不一致，会导致刻蚀形成的结构粗糙不平整甚至会因为过刻蚀而损伤衬底。因此，实际在使用TMAH湿法刻蚀硅材质的伪栅极时，会由于不同晶向刻蚀速率不一致而造成伪栅极过刻蚀或刻蚀不完全，使得器件可靠性降低甚至是器件失效。

总而言之，当前采用TMAH湿法刻蚀后栅工艺的伪栅极方法存在缺陷，不同晶向下刻蚀速率不一致造成刻蚀沟槽形状不一，使得伪栅极过刻蚀或刻蚀不完全，使得器件可靠性降低甚至是器件失效。

发明内容

因此，本发明的目的在于提供一种能使用TMAH均匀刻蚀硅材质伪栅极的方法，提高刻蚀均匀性并进而提升器件的可靠性。

本发明提供了一种半导体器件制造方法，包括：在衬底上形成非晶态的伪栅极；使用TMAH湿法移除所述伪栅极，以形成栅极开口；在所述栅极开口中形成高k栅介质层和金属栅极层。

其中，形成所述非晶态的伪栅极的步骤包括，在所述衬底上形成多晶硅伪栅极，在所述多晶硅伪栅极上形成盖层和层间介质层，平坦化所述层间介质层和盖层直至露出所述多晶硅伪栅极，进行非晶化离子注入以将所述多晶硅伪栅极转化为所述非晶态的伪栅极。其中，所述非晶化离子注入的种类包括Ge、Si、B、As、P或其组合。其中，所述非晶化离子注入剂量范围从1×10¹⁵至1×10¹⁷cm^-2。其中，所述盖层和/或所述层间介质层包括氧化硅、氮化硅或氮氧化硅。其中，所述盖层和所述层间介质层为刻蚀选择比高的不同材料。其中，使用CVD形成所述多晶硅伪栅极，控制CVD温度高于625℃。

其中，形成所述非晶态的伪栅极的步骤包括，控制CVD温度以形成非晶态的伪栅极。其中，所述非晶态的伪栅极材质包括非晶硅、非晶锗、非晶锗硅或其组合。其中，所述CVD形成非晶态的伪栅极的温度低于580℃。

依照本发明的半导体器件制造方法，通过将多晶硅的伪栅极40替换为非晶态的伪栅极，使得TMAH在湿法刻蚀时不再因为晶向不同而刻蚀速率不等，TMAH湿法刻蚀非晶硅得到的沟槽表面是平整的，各个区域刻蚀速率相同，避免了伪栅极过刻蚀或刻蚀不完全而使得器件可靠性降低甚至是器件失效，最终提高了器件的可靠性。