[发明专利]一种基于N型外延层的BCD集成器件及其制造方法

说明书

技术领域

本发明属于半导体功率器件技术领域。

背景技术

BCD(Bipolar CMOS DMOS)工艺技术利用Bipolar晶体管的高模拟精度、CMOS的高集成度以及DMOS(Double-diffused MOSFET)的高功率特性，实现了Bipolar模拟电路、CMOS逻辑电路、CMOS模拟电路和DMOS高压功率器件的单片集成。横向高压功率器件LDMOS(Lateral Double-diffused MOSFET)与LIGBT(Lateral Insulated Gate Bipolar Trasistor)易于与传统CMOS器件兼容，因此在智能功率集成电路领域得到了广泛的应用。横向高压功率器件设计的首要目的是在给定的漂移区长度下实现额定的击穿电压，其击穿电压由横向表面耐压和纵向体内耐压的最低值决定。为了提升器件表面横向耐压，目前常采用的技术有场限环、场板、横向变掺杂、降低表面场RESURF(Reduced SURface Field)技术等。为了提高器件纵向体内耐压，通常采用高电阻率硅片作为衬底，但高阻片(＞100Ω·cm)通常采用区熔法制造，增加了硅片成本。本专利提出一种新型BCD集成器件结构及其制造方法，在横向高压功率器件的P型衬底内引入N型的埋层，反向阻断状态下在N型埋层位置引入一新的电场尖峰，在维持击穿电压不变的情况下可以使用更低电阻率的硅片作为衬底，避免了采用区熔FZ(Float-Zone Technique)法制造的单晶硅片带来的芯片制造成本的增加，可降低BCD高压芯片的制造成本。本发明所构成的BCD器件可以用于AC-DC开关电源IC和高压栅驱动IC等高压功率集成电路中。

发明内容

本发明提供一种基于N型外延层的BCD集成器件及其制造方法，能够在同一芯片上集成高压n沟道LDMOS(nLDMOS)、高压n沟道LIGBT(nLIGBT)、低压PMOS、低压NMOS、低压PNP和低压NPN等半导体器件。其中，所集成的高压半导体器件与常规高压半导体器件相比由于可采用更低电阻率硅片作为衬底，即可采用CZ(Czochralski)法制造的硅片，因此具有更低的制造成本。

本发明技术方案如下：

本发明提供的一种基于N型外延层的BCD集成器件，如图1所示，包括集成于同一P型衬底1上的高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件。所述高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件制作于P型衬底1表面的P型外延层4表面的N型外延层14中，并通过P⁺对通隔离区5～10及15～20实现结隔离。在高压nLDMOS器件下方的P型衬底1和P型外延层4之间具有第一N型埋层2，在高压nLIGBT器件下方的P型衬底1和P型外延层4之间具有第二N型埋层3。

本发明提供的另一种基于N型外延层的BCD集成器件，如图8所示，包括集成于同一P型衬底1上的高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件。所述高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件制作于P型衬底1表面的P型外延层4表面的N型外延层14中，并通过P⁺对通隔离区5～10及15～20实现结隔离。在高压nLDMOS器件下方的P型衬底1和P型外延层4之间具有第一N型埋层2，在高压nLIGBT器件下方的P型衬底1和P型外延层4之间具有第二N型埋层3，在低压PMOS器件和低压NMOS器件下方的P型外延层4和N型外延层14之间具有第三N型埋层11，在低压PNP器件下方的P型外延层4和N型外延层14之间具有第四N型埋层12，在低压NPN器件下方的P型外延层4和N型外延层14之间具有第五N型埋层13。

上述基于N型外延层的BCD集成器件的制造方法包括以下步骤：

第一步：在P型衬底1中，离子注入N型杂质扩散形成第一、二N型埋层2～3，P型衬底电阻率为10～200Ω·cm，N型杂质注入剂量为1E12cm^-2～1E16cm^-2。

第二步：在P型衬底1上，外延形成P型外延层4，外延层浓度为1E14cm^-3～1E16cm^-3，外延层厚度为5μm～100μm。