[发明专利]半导体器件、形成互连结构的方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件、形成互连结构的方法。

背景技术

在半导体器件中，减小RC(resistance capacitance delay)延迟，可以提高半导体器件的性能。随着半导体工艺的发展，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，工艺节点进入到65纳米、45纳米，甚至更低的32纳米。随着半导体技术的不断进步，器件的功能不断强大，器件的集成度越来越高，器件的特征尺寸(critical dimension，CD)越来越小，相应的需要进一步减小RC延迟，这样才可以提高半导体器件的性能。

现有技术中，半导体器件的互连结构的中使用的材料通常为铝、铜、钨。互连结构包括互连线以及栓塞，栓塞的材料通常使用铜或者钨，互连线的材料通常使用铜或铝。最初，使用钨作为栓塞的材料，使用铝作为互连线的材料，然而随着半导体工艺的发展，为了减小RC延迟，采用铜作为材料的栓塞、互连线逐渐取代了钨栓塞、铝互连线。

然而，随着半导体技术的发展，铜栓塞、铜互连线的RC延迟将会成为提高半导体器件性能的一大障碍，期望可以找到一种替代的材料作为互连结构的材料，用该材料形成互连结构，减少RC延迟，提高半导体器件的性能。

现有技术中有许多关于半导体器件互连结构的专利，例如，申请号为“200910052969.2”的中国专利申请，然而，均没有解决以上所述的技术问题。

发明内容

本发明解决的问题是提供一种新的形成互连结构的方法，减少RC延迟。

为解决上述问题，本发明提供一种形成互连结构的方法，包括：

提供第一衬底，在所述第一衬底上形成牺牲层；

利用压印模具拓印所述牺牲层，在所述牺牲层上形成凸棱，所述凸棱具有顶面和两侧壁；

在所述凸棱顶面、侧壁的预定位置以及相邻的凸棱之间形成碳单原子层，作为互连结构；

形成粘附层，覆盖所述碳单原子层；

去除所述牺牲层；

将所述粘附层、碳单原子层转移至第二衬底上，所述第二衬底为半导体衬底，其中形成有器件结构，所述碳单原子层与所述器件结构电连接。

可选的，利用压印模具拓印所述牺牲层，在所述牺牲层上形成凸棱包括：对所述牺牲层进行软化；使用所述压印模具对所述软化后的牺牲层进行冲压；对所述冲压后的牺牲层进行冻结，形成凸棱；移除所述压印模具。

可选的，所述牺牲层的材料为镍。

可选的，在所述凸棱的顶面、侧壁的预定位置以及相邻凸棱之间形成碳单原子层包括：

在所述凸棱的两侧壁形成中间层；

去除侧壁预定位置的中间层；

分解甲烷，在所述凸棱的顶面、侧壁的预定位置以及相邻凸棱之间形成碳单原子层。

可选的，在所述凸棱的两侧壁形成中间层包括：

形成中间层，覆盖所述凸棱的顶面和两侧壁；

光刻、刻蚀去除顶面的中间层。

可选的，所述中间层的材料为氮化硅，其形成方法为化学气相沉积。

可选的，在去除牺牲层时，还包括去除剩余的中间层。

可选的，利用盐酸或者磷酸湿法刻蚀去除所述牺牲层、去除剩余的中间层。

可选的，在将所述粘附层、碳单原子层转移至第二衬底上之后还包括：去除粘附层。

可选的，所述粘附层的材料为有机玻璃。

可选的，所述形成粘附层的方法为旋涂法。

可选的，利用丙酮湿法刻蚀去除粘附层。

可选的，去除粘附层后还包括退火的步骤。

可选的，去除粘附层之后，还包括形成超低k介质层，覆盖所述第二衬底以及碳单原子层。

可选的，超低k介质层为胶状，其材料为SiLK，聚酰亚胺，降冰片烯聚合物，苯环丁烯或聚四氟乙烯。

可选的，所述第一衬底的材料为硅或二氧化硅。

本发明还提供一种半导体器件，包括：

衬底，所述衬底中形成有器件结构；

形成在所述衬底上的互连结构，与所述器件结构电连接；

所述互连结构由碳单原子层形成。

与现有技术相比，本发明具有以下优点：

利用碳单原子层的高导电性，本发明形成了由碳单原子层组成的互连结构，可以降低RC延迟，提高半导体器件的性能。

附图说明

图1是本发明具体实施例的形成互连结构的方法的流程图；