[发明专利]MOS晶体管隔离区制造方法及MOS晶体管

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种MOS晶体管隔离区制造方法及根据该MOS晶体管边界制造方法制成的MOS晶体管。

背景技术

在制造MOS(金属-氧化物-半导体)晶体管器件时，场区(隔离区)的制备都是先于有源区的。通常隔离区会生长一个较厚的氧化层以防止寄生MOS晶体管的开启。在生长这一层氧化层时，有源区会覆盖有光刻胶。但是隔离区的氧化会横扩一部分进入有源区，形成一个“鸟嘴”形状的横向突出部分，一般将该突出的“鸟嘴”形状的部分称为“鸟嘴区”。

随着MOS晶体管器件尺寸的缩小，“鸟嘴区”会影响器件尺寸的缩小，从而妨碍了器件的小型化。另一方面，随着MOS晶体管器件尺寸的缩小，“鸟嘴区”对窄沟器件的电学特性已产生了明显的影响。

因此，希望能够提出一种能够在不降低MOS晶体管的性能的情况下减小“鸟嘴区”的技术方案。

发明内容

鉴于上述技术问题，本发明的一个目的是提供能够在不降低MOS晶体管的性能的情况下减小“鸟嘴区”的MOS晶体管隔离区制造方法，并且提供一种根据该MOS晶体管边界制造方法制成的MOS晶体管。

根据本发明的第一方面，提供了一种MOS晶体管隔离区制造方法，其包括：氧化物层形成步骤，用于在衬底上生成氧化物层；多晶硅层形成步骤，用于在所述氧化物层上生成多晶硅层；氮化硅层形成步骤，用于在所述多晶硅层上生成氮化硅层；刻蚀步骤，用于刻蚀所述多晶硅层和所述氮化硅层以形成与隔离区相对应的图案；以及隔离区形成步骤，用于通过生成氧化物来形成隔离区。

优选地，在上MOS晶体管隔离区制造方法中，所述MOS晶体管为功率VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)器件。

优选地，在上MOS晶体管隔离区制造方法中，所述氧化物层是二氧化硅层。

优选地，在上MOS晶体管隔离区制造方法中，所述刻蚀步骤采用了干法刻蚀。

优选地，在上MOS晶体管隔离区制造方法中，所述氧化物层的厚度为100A至150A。

优选地，在上MOS晶体管隔离区制造方法中，所述多晶硅层的厚度为500A至700A。

优选地，在上MOS晶体管隔离区制造方法中，所述氮化硅层的厚度为700A至2000A。

优选地，在上MOS晶体管隔离区制造方法中，所述隔离区的厚度为7000A至12000A。

通过采用根据本发明的第一方面的MOS晶体管隔离区制造方法，能够在不降低MOS晶体管的性能的情况下减小“鸟嘴区”。在一个具体实施例中，所述MOS晶体管例如为高压器件。

根据本发明的第二方面，提供了根据本发明第一方面所述的MOS晶体管隔离区制造方法制造的MOS晶体管(例如功率MOS晶体管)。

并且，本领域技术人员可以理解的是，由于采用了根据本发明第一方面所述的MOS晶体管隔离区制造方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的MOS晶体管同样能够实现根据本发明的第一方面的MOS晶体管隔离区制造方法所能实现的有益技术效果。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明的一个优选实施例的MOS晶体管隔离区制造方法的流程图；

图2示意性地示出了图1所示的MOS晶体管隔离区制造方法的氧化物层形成步骤之后得到的半导体结构的示意图；

图3示意性地示出了图1所示的MOS晶体管隔离区制造方法的多晶硅层形成步骤之后得到的半导体结构的示意图；

图4示意性地示出了图1所示的MOS晶体管隔离区制造方法的氮化硅层形成步骤之后得到的半导体结构的示意图；

图5示意性地示出了图1所示的MOS晶体管隔离区制造方法的刻蚀步骤之后得到的半导体结构的示意图；以及

图6示意性地示出了图1所示的MOS晶体管隔离区制造方法的隔离区形成步骤之后得到的半导体结构的示意图。

需要说明的是，附图用于说明本发明，而非限制本发明。应该注意的是，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图1示意性地示出了根据本发明的一个优选实施例的MOS晶体管隔离区制造方法的流程图。

在本实施例中，MOS晶体管隔离区制造方法包括如下步骤：