[发明专利]用于FPGA验证的方法和装置

权利要求书

1.一种用于FPGA验证的方法，其特征在于，包括：

将预设激励需求编译成机器码，所述预设激励需求是使用预设指令集描述的，所述机器码能够为处理器所识别；

由所述处理器执行所述机器码，产生激励数据；

将所述激励数据输入待检测模块；

根据所述待检测模块的输出结果验证所述待检测模块是否正确。

2.根据权利要求1所述的用于FPGA验证的方法，其特征在于，所述预设指令集包括：

读指令：用于按照第一突发长度从第一指定地址读取数据；

写指令：用于按照第二突发长度将指定数据写入第二指定地址；

连续读指令：用于从第三指定地址开始，每隔预设固定长度取一个地址，并从该地址中依次读取数据；

连续写指令：用于将第一指定长度的递增数据写入递增地址；

检查指令：用于以指定数据检查第四指定地址；

连续检查指令：用于以第二指定长度的递增数据连续检查第二指定长度的递增地址。

3.根据权利要求1所述的用于FPGA验证的方法，其特征在于，在所述将所述激励数据输入待检测模块之前，所述方法还包括：

将所述激励数据转换成符合待检测模块接口协议标准的读写事务。

4.根据权利要求1所述的用于FPGA验证的方法，其特征在于，在所述将预设激励需求编译成机器码之前，所述方法还包括：

读取采用预设指令集描述的包含激励需求的源文件。

5.根据权利要求1所述的用于FPGA验证的方法，其特征在于，所述根据所述待检测模块的输出结果验证所述待检测模块是否正确为：判断所述待检测模块的输出结果和预期结果是否满足预设函数关系，若所述待检测模块的输出结果和预期结满足预设函数关系，则所述待检测模块是正确的。

6.一种用于FPGA验证的装置，其特征在于，包括：

编译器，用于将预设激励需求编译成机器码，所述预设激励需求是使用预设指令集描述的，所述机器码能够为处理器所识别；

处理器，用于执行所述机器码，产生激励数据；

写入单元，用于将所述激励数据输入待检测模块；

验证单元，用于根据所述待检测模块的输出结果验证所述待检测模块是否正确。

7.根据权利要求6所述的用于FPGA验证的装置，其特征在于，所述预设指令集包括：

读指令：用于按照第一突发长度从第一指定地址读取数据；

写指令：用于按照第二突发长度将指定数据写入第二指定地址开始的位置；

连续读指令：用于从第三指定地址开始，每隔预设固定长度取一个地址，并从该地址中依次读取数据；

连续写指令：用于将第一指定长度的递增数据写入递增地址；

检查指令：用于以指定数据检查第四指定地址；

连续检查指令：用于以第二指定长度的递增数据连续检查第二指定长度的递增地址。

8.根据权利要求6所述的用于FPGA验证的装置，其特征在于，所述用于FPGA验证的装置还包括：

协议转换模块，用于将所述激励数据转换成符合待检测模块接口协议标准的读写事务。

9.根据权利要求6所述的用于FPGA验证的装置，其特征在于，所述用于FPGA验证的装置还包括：

读取单元，用于读取采用预设指令集描述的包含激励需求的源文件。

10.根据权利要求6所述的用于FPGA验证的装置，其特征在于，所述验证单元根据所述待检测模块的输出结果验证所述待检测模块是否正确为：所述验证单元判断所述待检测模块的输出结果和预期结果是否满足预设函数关系，若所述待检测模块的输出结果和预期结满足预设函数关系，则所述待检测模块是正确的。