[发明专利]移位缓存器电路的布局结构

说明书

【技术领域】

本发明是有关于半导体制程技术领域，且特别是有关于一种移位缓存器电路的布局结构。

【背景技术】

按，平板显示器例如液晶显示器因具有高画质、体积小、重量轻及应用范围广等优点而被广泛应用于移动电话、笔记型计算机、桌上型显示器以及电视等消费性电子产品，并已经逐渐取代传统的阴极射线管(CRT)显示器而成为显示器的主流。

于液晶显示面板中，其通过提供栅极驱动电路与源极驱动电路来分别提供栅极驱动脉冲信号与显示资料信号，进而达成影像显示的目的。而于栅极驱动电路与源极驱动电路中，通常设置有移位缓存器电路以供信号的移位暂存的用。例如，数组上栅极型(Gate-0n-Array，GOA)栅极驱动电路，其有别于芯片型栅极驱动电路而直接整合于显示面板的显示数组基板上。于数组上栅极型栅极驱动电路中，通常包括串连相接的多个移位缓存器接收多相时脉信号例如两相时脉信号的控制以决定栅极驱动脉冲信号的输出时序。

然而，于现有电路设计中，传送时脉信号的多条信号线各自拉进每级移位缓存器中，信号走线较占空间；因此在产品的小型化趋势日益突出及/或电路积体度不断增加的情况下，电路布局空间相应地缩小，其势必造成电路设计面临到布局空间不足的问题。

【发明内容】

本发明的目的之一是提供一种移位缓存器电路的布局结构，以解决现有技术中电路设计面临布局空间不足的问题或者说是提升电路布局密度。

具体地，本发明实施例提出的一种移位缓存器电路的布局结构，包括：第一移位缓存器以及第二移位缓存器。本实施例中，第一移位缓存器接收第一信号与第二信号；在此，第一信号与第二信号互为反相，例如是互为反相的二时脉信号。第二移位缓存器接收第一信号与第二信号，且与第一移位缓存器相邻设置。其中，第一移位缓存器与第二移位缓存器共享第一信号走线以接收第一信号，且第一信号走线延伸入第一移位缓存器与第二移位缓存器之间。

在本发明的实施例中，上述的布局结构更可包括第三移位缓存器；在此，第三移位缓存器接收第一信号与第二信号，且与第二移位缓存器相邻设置以致于第二移位缓存器位于第一移位缓存器与第三移位缓存器之间。再者，第三移位缓存器与第二移位缓存器共享第二信号走线以接收第二信号，且第二信号走线延伸入第三移位缓存器与第二移位缓存器之间；又或者，第一移位缓存器、第二移位缓存器与第三移位缓存器分别通过不同的第二信号走线来接收第二信号。

在本发明的实施例中，上述的布局结构中的第一信号走线延伸入第一移位缓存器与第二移位缓存器的一端可直线连接至第二移位缓存器并侧向延伸连接至第一移位缓存器。

在本发明的实施例中，上述的布局结构更可包括第一总线线与第二总线线，分别提供第一信号与第二信号；在此，第一总线线与第二总线线相互平行设置。

本发明实施例提出的另一种移位缓存器电路的布局结构，包括：第一总线线、第二总线线、多个移位缓存器以及信号走线；第一总线线与第二总线线中的至少一者用于提供交流信号例如时脉信号；信号走线自第一总线线延伸并跨越第二总线线，且在跨越第二总线线的后分成多个分支以分别与这些移位缓存器电性相接。其中，第一总线线与第二总线线中的另一者可用于提供直流信号，或者另一交流信号例如时脉信号。

本发明实施例通过使相邻两个移位缓存器共享信号走线，可节省信号走线空间，其在一定程度上缓解电路布局空间不足的问题或者说是提升电路布局密度；此外，通过使多个移位缓存器共享跨越总线线的信号走线(在此，被跨越的总线线与信号走线中的至少一者用于提供交流信号)，相较于现有技术中多条信号走线各自拉进每级移位缓存器而言，其可大幅降低信号走线和其跨越(crossover)的总线线之间的寄生电容值，进而改善功率消耗。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

【附图说明】

图1绘示出相关于本发明一实施例的移位缓存器电路的布局结构的原理示意图。

图2绘示出图1所示移位缓存器电路的布局结构的局部简略图。

图3绘示出相关于本发明再一实施例的移位缓存器电路的布局结构的原理示意图。

图4绘示出相关于本发明又一实施例的移位缓存器电路的布局结构的原理示意图。

图5绘示出相关于本发明另一实施例的移位缓存器电路的布局结构的原理示意图。

【主要组件符号说明】

10、30、50：移位缓存器电路

111、113、311、313、511、513、515：总线线

121、123、321、323、525：信号走线