[发明专利]具低功耗的线或比对电路

权利要求书

1.一种具低功耗的线或比对电路，其特征在于，包含：

一输入反相器，用来将一输入致能信号反相以据以产生一中间信号；

一电源开关，耦接于该输入反相器与一第一电压源之间，用来根据一电源开关控制信号，以控制该第一电压源提供该输入反相器电能；

其中当该电源开关控制信号表示开启时，该第一电压源透过该电源开关提供给该输入反相器电能；

一逻辑运算电路，用来接收一周期脉冲信号与一输出致能信号并据以输出该电源开关控制信号；

其中当该周期脉冲信号表示开启时，该电源开关控制信号表示开启；

其中当该周期脉冲信号表示关闭且该输出致能信号表示不致能时，该电源开关控制信号表示关闭；

其中当该周期脉冲信号表示关闭且该输出致能信号表示致能时，该电源开关控制信号表示开启；

其中该周期脉冲信号每隔一预定周期表示开启且维持一预定脉冲宽度；

一禁能模块，用来根据一控制信号，控制该中间信号表示一第一预定逻辑；

其中当该控制信号表示禁能或该输入致能信号表示不致能时，该中间信号表示该第一预定逻辑；

其中当该控制信号表示不禁能且该输入致能信号表示致能时，该中间信号表示一第二预定逻辑；以及

一输出反相器，用来将该中间信号反相并据以产生该输出致能信号；

其中当该中间信号代表该第一预定逻辑时，该输出致能信号表示不致能；

其中当该中间信号代表该第二预定逻辑时，该输出致能信号表示致能。

2.根据权利要求1所述的具低功耗的线或比对电路，其特征在于，该输入反相器包含：

一第一晶体管，包含：

一第一端，经由该电源开关耦接至该第一电压源；

一第二端，耦接至该输出反相器与该禁能模块，用来产生该中间信号；以及

一控制端，用来接收该输入致能信号；

其中当该输入致能信号表示致能时，该第一晶体管的该第一端是耦接至该第一晶体管的该第二端；以及

一第二晶体管，包含：

一第一端，耦接至该第一晶体管的该第二端；

一第二端，耦接至一第二电压源；以及

一控制端，用来接收该输入致能信号；

其中当该输入致能信号表示不致能时，该第二晶体管的该第一端是耦接至该第二晶体管的该第二端。

3.根据权利要求2所述的具低功耗的线或比对电路，其特征在于，该禁能模块包含：

M个开关，用来根据M个子控制信号，控制该中间信号表示该第一预定逻辑；

其中该M个开关的一第K个开关包含：

一第一端，耦接至该第一晶体管的该第二端；

一第二端，耦接至该第二电压源；以及

一控制端，用来接收该M个子控制信号的一第K个子控制信号；

其中当该M个子控制信号的该第K个子信号表示开启时，该M个开关中的该第K个开关的该第一端耦接至该M个开关中的该第K个开关的该第二端；

其中M、K代表正整数，且1≤K≤M；

其中当该M个子控制信号的该第K个子控制信号表示开启时，该控制信号表示禁能；

其中当该M个子控制信号皆表示关闭时，该控制信号表示不禁能。

4.根据权利要求3所述的具低功耗的线或比对电路，其特征在于，当该输入致能信号表示致能时，该输入致能信号为低电位；当该输入致能信号表示不致能时，该输入致能信号为高电位；当该输出致能信号表示致能时，该输出致能信号为低电位；当该输出致能信号表示不致能时，该输出致能信号为高电位；当该中间信号表示该第一预定逻辑，该中间信号为低电位；当该中间信号表示该第二预定逻辑，该中间信号为高电位。

5.根据权利要求4所述的具低功耗的线或比对电路，其特征在于，该第一晶体管为P型金氧半导体晶体管，该第二晶体管为N型金氧半导体晶体管。

6.根据权利要求4所述的具低功耗的线或比对电路，其特征在于，该M个开关皆为NMOS晶体管；当该M个子控制信号的该第K个子控制信号表示开启时，该M个子控制信号的该第K个子控制信号为高电位；当该M个子控制信号的该第K个子控制信号表示关闭时，该M个子控制信号的该第K个子控制信号为低电位。