[发明专利]并串数据转换电路及并串数据转换系统

权利要求书

1. 一种并串数据转换电路，用于将并行数据转换为串行数据，所述并串数据转换电路包括一电流源、一与所述电流源相连的时钟输入子电路及一与所述时钟输入子电路相连的并行数据输入子电路，所述时钟输入子电路包括一第一时钟信号端及一第二时钟信号端，所述第一时钟信号端输入的时钟与所述第二时钟信号端输入的时钟互为反相时钟，其特征在于：所述并串数据转换电路还包括一与所述并行数据输入子电路相连的串行数据输出控制子电路及一与所述时钟输入子电路及所述串行数据输出控制子电路相连的时钟控制子电路，所述时钟控制子电路包括一第一开关元件、一第二开关元件、一第三开关元件及一第四开关元件，所述第一开关元件与所述第三开关元件由所述第二时钟信号端控制，所述第二开关元件与所述第四开关元件由所述第一时钟信号端控制，所述串行数据输出控制子电路包括用于加快输出信号下降沿翻转的一第五开关元件、一第六开关元件、用于限制输出信号幅度的一第七开关元件及一第八开关元件。

2. 如权利要求1所述的并串数据转换电路，其特征在于：所述时钟输入子电路还包括一与所述第一时钟信号端相连的第一时钟信号开关元件及一与所述第二时钟信号端相连的第二时钟信号开关元件，所述并行数据输入子电路包括一第一数据输入端、一第二数据输入端、一第三数据输入端、一第四数据输入端、一与所述第一数据输入端相连的第一输入开关元件、一与所述第二数据输入端相连的第二输入开关元件、一与所述第三数据输入端相连的第三输入开关元件及一与所述第四数据输入端相连的第四输入开关元件，所述第一开关元件与所述第一数据输入端及所述第二时钟信号端相连，所述第二开关元件与所述第二数据输入端及所述第一时钟信号端相连，所述第三开关元件与所述第三数据输入端及所述第二时钟信号端相连，所述第四开关元件与所述第四数据输入端及所述第一时钟信号端相连，所述串行数据输出控制子电路还包括一第一电容、一第二电容、一第一电阻、一第二电阻、一第一数据输出端及一第二数据输出端。

3. 如权利要求2所述的并串数据转换电路，其特征在于：所述第一数据输入端与所述第二数据输入端输入并行的两位数据，所述第一数据输入端与所述第三数据输入端输入的数据互为一对差分信号，所述第二数据输入端与所述第四数据输入端输入的数据互为一对差分信号，所述第一数据输出端与所述第二数据输出端输出一位串行数据，所述第一时钟信号开关元件为一场效应管Mclka，所述第二时钟信号开关元件为一场效应管Mclkb，所述第一输入开关元件为一场效应管Mpa，所述第二输入开关元件为一场效应管Mpb，所述第三输入开关元件为一场效应管Mpc，所述第四输入开关元件为一场效应管Mpd，所述第一开关元件为一第一场效应管Mdp_1，所述第二开关元件为一第二场效应管Mdp_2，所述第三开关元件为一第三场效应管Mdm_1，所述第四开关元件为一第四场效应管Mdm_2，所述第五开关元件为一第五场效应管Mn1，所述第六开关元件为一第六场效应管Mn2，所述第七开关元件为一第七场效应管Mp1，所述第八开关元件为一第八场效应管Mp2。

4. 如权利要求3所述的并串数据转换电路，其特征在于：所述第一数据输入端与所述场效应管Mpa的栅极及所述第一场效应管Mdp_1的源级相连，所述场效应管Mpa的源级与所述场效应管Mpb的源级共同连接所述场效应管Mclka的漏极，所述场效应管Mpa的漏极、所述场效应管Mpc的漏极、所述第五场效应管Mn1的漏极、所述第一电容的一端、所述第一电阻的一端、所述第七场效应管Mp1的源级及所述第八场效应管Mp2的栅极共同连接所述第一数据输出端。

5. 如权利要求4所述的并串数据转换电路，其特征在于：所述所述第三数据输入端与所述场效应管Mpb的栅极及所述第三场效应管Mdm_1的源级相连，所述场效应管Mpb的漏极、所述场效应管Mpd的漏极、所述第六场效应管Mn2的漏极、所述第二电容的一端、所述第二电阻的一端、所述第八场效应管Mp2的源级及所述第七场效应管Mp1的栅极共同连接所述第二数据输出端。

6. 如权利要求5所述的并串数据转换电路，其特征在于：所述第二数据输入端与所述场效应管Mpc的栅极及所述第二场效应管Mdp_2的源级相连，所述场效应管Mpc的源级与所述场效应管Mpd的源级共同连接所述场效应管Mclkb的漏极，所述第四数据输入端B1_N与所述场效应管Mpd的栅极及所述第四场效应管Mdm_2的源级相连。